【《模数转换器概述》5000字】

我国中小企业的技术创新研究[22]。由于只有门延迟和比较器对FlashADC的转换速度有所限制，所以FlashADC可以实现高速、超高速，然而同时会牺牲掉ADC功耗和面积。N位的全并行ADC中会有2N个等值的分压电阻，还有2N-1个比较器。参考电压被电阻链均匀地划分为2N-1个参考电压，输入信号通过比较器，将其电压值与参考电压值做比较，得到温度计码，再输入编码器，最终由编码器输出N位二进制码。图1.2N位全并行ADC结构图FlashADC的优势在于结构简单，电路结构复杂程度不高，且转换速率很高。但是也有很明显的缺点，即转换精度不高，分辨率高时，电路中比较器、电阻的数量增多，极大地增大了电路的功耗和面积，所以FlashADC适合高速低精度的应用场合，而不适用于高分辨率的应用。一般来说，FlashADC的设计精度不会超过8bit。1.1.2两步式ADC两步式ADC则有效的避免了FlashADC的比较器数量随这其精度指数形式增长的弊端。两步式ADC将量化分为粗量化和细量化两个阶段，其电路结构主要有采样保持电路、粗量化ADC、DAC、减法电路、细量化ADC以及编码电路组成其中粗量化和细量化所用的均为FlashADC结构。其工作原理为：输入的信号经过S/H电路后，一路送到减法电路，同时送到粗量化ADC。经过粗量化后，得到的高M位的数字输出，之后传输给编码电路。另一路，得到的高M位数字输出会经过DAC，而后送入减法电路与输入做差。差值经过残差放大器送入细量化ADC，得到低L位数字输出，之后也送入编码电路。编码电路将温度计码转化为二进制码得到最终结果。实现一个（M+L）位FlashADC需要2M+L个比较器，而实现同样位数的两步式ADC仅需要（2M+2L-2）个比较器，从而，相较于FlashADC降低了芯片的功耗和面，但同时牺牲了速度。图1.3两步式ADC结构图1.1.3逐次逼近型ADC逐次逼近型模数转换器简称为SARADC，它的核心电路由数字控制逻辑、采样保持电路、N位寄存器、比较器和N位DAC构成。SARADC的工作原理是：首先模拟信号由采样保持电路进行采样，之后数字逻辑控制电路会把ADC最高位（MSB）设置为1，剩余位为0，而后将码字给到DAC，得到一个0.5Vref的模拟输出，再与采样信号比较，当比较器输出为1，那么MSB置为1，否则置0，第一次逼近完成。之后，ADC进入第二个逼近周期，数字逻辑控制电路将次髙位设置为1，其余位为0，送入DAC，若MSB=1，则得到一个0.75Vref模拟信号，若MSB=0，则得到0.5Vref的模拟信号，再将此信号与采样得到的信号比较，从而确定了次高位的值。不断重复此过程，直到所有位的值都确定下来，得到N位的数字输出信号，即完成转换。由于二进制搜索算法的采用，逐次逼近型ADC不需额外的编码电路。因为只有一个比较器，面积随位数增长缓慢，功耗会非常低，所以SARADC主要用于低功耗的应用。图1.4N位逐次逼近型ADC结构图1.1.4流水线型ADC流水线型ADC(PipelineADC）可以理解为是“多步式ADC”，即对两步式ADC架构的一种延伸，它比两步式ADC多了更多细量化过程。除了输出第一个数字码外，流水线型ADC的每一个周期都可以得到一个数字码。由于流水线结构ADC比其它结构速度更快、精度更高，而且功耗和面积较小，因此被广泛的应用。流水线型ADC的结构如图1.5所示，从图中可以看出，该电路由时钟发生电路、流水线转换级、延时对准寄存器阵列、数字校正电路组合而成。流水线的每一级一般选用相同的结构，主要包括：子DAC、子ADC、采样保持电路、减法电路和级间增益放大器。其中，子ADC一般采用FlashADC结构。此外，一般还把子DAC、减法电路、级间增益放大器加上下一级的S/H电路，整体称为MDAC（MultiplyingDigitaltoAnalogConverter）。两相非交叠时钟控制着流水线ADC的工作，使得每一级都具有两种工作状态：采样相和放大保持相，并且相邻的两个转换级之间的工作相位不同，PipelinedADC的工作原理为：首先，SHA电路完成对输入信号的采样，并在处于保持相时送入第一级，第一级中的采样保持电路对此信号采样，处于保持相时输出，之后sub-ADC对其进行粗量化，得到K1位数字输出。这K1位数字编码一边输送给延时对准寄存器阵列，同时另一边输入sub-DAC转换为模拟量，再在减法电路中与本级采样得到的模拟信号做差，此差值将被放大器在放大相放大，输入给第二级。每一级都重复以上步骤，然后将输出送入数字校正电路，进行延迟对齐，得到N位数字码。值得注意的是，每一级放大器的放大倍数不同，分别是2K1-1至2Kn-1，此外，最后一级的转换由K+1位的FlashADC实现。图1.5N位PipelinedADC结构原理图从上述过程也可以看出，流水型ADC中各子级可以并行转换，转换速率高，所以被广泛地应用在高速高精度领域。但是，流水线型ADC也存在一定的局限性，由于信号的处理是逐级传递的，所以误差也将逐级传递，这就要求前级转换精度要得到保证；此外，当对延时要求非常高时，流水线ADC的应用会限制。1.1.5Sigma-DeltaADCSigma-DeltaADC，简称∑-∆ADC，由于在低频应用中具有高速度、高分辨率而闻名，常应用于许多通信领域和精密仪器测量中。∑-∆ADC电路由比较器、子DAC、加法器、积分器、基准电压源和数字滤波器构成。其中，数字滤波器在不影响主信号的前提下，完成了对量化噪声的降低，实现了数字信号的高精度转换，对于∑-∆ADC来讲是非常重要的一部分。∑-∆ADC的工作原理是：首先输入的信号与1bitDAC输出信号做差，由此得到一个差分信号（用∆表示），然后对其信号进行积分（用∑表示积分），再与基准信号比较，从而得到1位ADC输出。他的优势是采用了数模混合的CMOS工艺，并结合了高分辨率采样和数字信号处理，分辨率最高可以达到24位。图1.6Sigma-DeltaADC结构原理图1.3模数转换器的性能参数每个ADC都有其特定的性能参数，以此来判定此ADC性能的好坏，包括静态性能参数和动态性能参数，下面将针对ADC的性能参数展开分析。1.3.1静态性能参数ADC实际的传输特性曲线与其理想的曲线之间，由于器件的非理想特性的影响，会有一定的差异。当输入信号频率较低或输入是直流信号时，可以得到ADC的静态性能参数。（1）分辨率分辨率（Resolution），即为我们一般描述ADC时所说的多少位ADC，表示一个ADC能分辨的最小量化信号的能力，是ADC最基本，也是重要的参数之一。对于一个ADC，若分辨率为N，那么参考电压在量化时就将被分成2N个子电压区间，由此可以确定模数转换器的最小步长（LeastSignificantBit，LSB），为1/2N。ADC分辨率越高，则意味着它对输入信号的量化更加精确。（2）失调误差失调误差（OffsetError），指的是有限精度模数转换器的实际输出特性曲线与理想输出特性曲线在水平方向偏移的程度，通常和电源电压、比较器失调、基准电路等因素有关。失调误差不会改变曲线斜率，在不考虑其它误差的情况下，通过水平移动特性曲线，可以使其与理想的特性曲线重合，这个水平位移量就是失调误差。（4）微分非线性微分非线性（DNL，DifferentialNon-Linearity），是指实际输出的码字和相应的理想码字在宽度上的差值，一般以百分比或者LSB为单位。理想模数转换器每个码字对应的模拟量范围都严格是1LSB，但在实际量化中，由于各种非理想因素的存在，会使实际输出码子的步长偏离1LSB。设模数转换器的实际输出码字宽度为D(i)，则微分非线性可以表示为： DNL=Dn其中，n的取值范围是0~2N-1，若DNL的值大于1LSB，则表示有的码字宽度是0，出现失码。（4）积分非线性r积分非线性（INL，IntegralNon-Linearity），是指在垂直方向上，实际的输出特性曲线和理想的输出特性曲线最大的差值，是微分非线性(DNL)的叠加，单位是百分比或者LSB。积分非线性(INL)用微分非线性(DNL)表示： INLk=（5）增益误差增益误差（GainError），是指在不考虑失调误差的情况下，实际输出特性曲线的斜率和理想输出特性曲线斜率之间的偏差，可以由实际曲线和理想曲线在最高数字编码上的水平差值测量得到，单位是LSB。电容失配、CMOS管和走线产生的寄生电容等均为造成增益误差的原因，采用校准技术通常可以减小或消除。1.3.2动态性能参数输入是高频信号时，就要关注ADC的动态特性，利用快速傅里叶变换（FFT）对输出进行频谱分析，可获得ADC的动态性能参数，是判定ADC转换性能的重要指标。（1）信噪比信噪比（SNR，SignaltoRatio），表示当模数转换器输出的数字量转换为模拟量的信号功率与不包含谐波失真的噪声（主要包含量化噪声、闪烁噪声以及热噪声等）功率的比值，单位为dB或dBFS。其计算公式如下： SNR=10×log10其中，Psignal是信号功率，Pnoise是不含谐波功率的噪声功率，Vsignal，rms是信号的均方根，Vnoise，rms为噪声的均方根。当输入为正弦信号时，可以算得信噪比公式为： SNR=6.02N+1.76dB（2）信噪失真比信噪失真比（SNDR，SignaltoNoiseandDistortionRatio），同信噪比一样，也是对信号功率和噪声功率之比的描述，也是ADC性能参数中一项不可忽略的指标。他们的区别在于信噪失真比中对非线性因素加以考虑，在计算时加入了谐波功率。SNDR以dB为单位，其计算式为： SNDR=10×log10式中，Pdistortion为各谐波功率之和。（3）有效位数有效位数（ENOB，EffectiveNumberofBits），也称为有效分辨率，代表考虑各种噪声和失真的存在，ADC的实际能够达到的转换精度，是表示ADC量化精度最为直观的参数。信噪失真比与有效位数的关系为： ENOB=SNDR−1.766.02（4）无杂散动态范围无杂散动态范围（SFDR，SpuriousFreeDynamicRange），指的是输入和最大谐波之间的功率的比值，通常以dB为单位。计算公式为： SFDR=10×log10（5）总谐波失真总谐波失真（THD，TotalHarmonicDistortion），指的是主信号的均方根与谐波的和方根的平均值之比，一般选取基频后的五个谐波分量。由于系统非完全线性产