CN110943042B 半导体装置及集成电路的制作方法 （台湾积体电路制造股份有限公司）

2020.03.31本发明提供一种半导体装置及集成电路的表面上，使第一层界定的沟槽延伸于鳍状物之2形成一第一层于多个所述鳍状物的每一者的侧表面上，使该第形成一第一栅极结构于多个所述鳍状物的一第一鳍状物上，并形成一第形成一介电层于该第一栅极结构与该第二栅极结构上2.如权利要求1所述的集成电路的制作方法，还包括在形成该第一栅极结构与该第二3.如权利要求1所述的集成电路的制作方法，还包括在形成该第一栅极结构与该第二4.如权利要求1所述的集成电路的制作方法，其中该切割结构为一第一切割结构且该5.如权利要求4所述的集成电路的制作方法，其中该第一切割结构的宽度与该第二切6.如权利要求4所述的集成电路的制作方法，其中使该第二切割结构凹陷的步骤包括构凹陷的步骤采用该图案化硬掩模以避免明显地蚀刻该第一切割7.如权利要求4所述的集成电路的制作方法，其中使该第二切割结构凹陷的步骤包括8.如权利要求4所述的集成电路的制作方法，其中该第一切割结构与该第二切割结构形成一介电层于多个所述鳍状物的一第一鳍状物的沿着与该第一鳍状物相对的该介电层的一侧形成一切割结构，其3在形成该切割结构之后，选择性地使该介电层凹陷，直到该第一在形成该栅极结构之后，使该栅极结构凹陷以形成一第二栅极形成该介电层的步骤还形成该介电层于多个所述鳍状物的一第二鳍状物的侧表面上，12.如权利要求11所述的集成电路的制作方法，其中该第一切割结构的宽度与该第二14.如权利要求13所述的集成电路的制作方法，其中该第一栅极结构延伸于凹陷的该在使该栅极结构凹陷之后让该切割结构凹陷，使凹陷形成一绝缘层于该第一栅极结构与该第二栅极结构上，其中该形成一第一层于多个所述鳍状物的每一个的侧表面上，使一第一沟槽在形成该第一切割结构与该第二切割结构之后，使该第一层形成一第一栅极结构于多个所述鳍状物的一第一鳍状物上，并形成一第18.如权利要求17所述的集成电路的制作方法，其中形成该第一切割结构与该第二切沉积一第二介电层于该第一沟槽与该第二沟槽4在形成该第一栅极结构与该第二栅极结构之前，形成一占位栅形成一图案化硬掩模于该第二切割结构上并露出该第一鳍状采用该图案化硬掩模作为一蚀刻掩模，并蚀刻该工件以自该第一切割结20.如权利要求17所述的集成电路的制作方法，其中形成该第一栅极结构与该第二栅形成一占位栅极结构以围绕该第一切割结构与该第二切割一第一切割结构，位于该介电层上，其中该介电层覆盖该第一一第二栅极结构，位于该第二鳍状物上，使该第一栅极结构22.如权利要求21所述的半导体装置，还包括一第二切割结构位于该介电层上并与该23.如权利要求22所述的半导体装置，其中该第一切割结构的上表面与该第一栅极结24.如权利要求22所述的半导体装置，其中该第一切割结构的厚度与该第二切割结构25.如权利要求22所述的半导体装置，其中该第一切割结构的组成与该第二切割结构26.如权利要求21所述的半导体装置，其中该第一切割结构包括含有第一材料的一第使该第一切割结构的该部分与该第一鳍状物及该第二鳍状物5一介电层，延伸于该第一鳍状结构与该第二鳍状结构之间，其中一第二切割结构，位于该第一鳍状结构与该第二鳍状结构之间并具有一第二上表面，一第二栅极结构，位于该第二鳍状结构上，其中该第二切割32.如权利要求29所述的半导体装置，其中该第二切割结构隆起高于该第二栅极结构35.如权利要求34所述的半导体装置，其中该第二切割结构还包括另一介电层位于该一第一切割结构，位于该第一鳍状物与该第二鳍状物之间，其中一第二栅极结构，位于该第二鳍状物上，且该第一切割结构电性隔其中另一介电层的下表面的一部分低于该第一栅极结构的上表面，并直接接639.如权利要求36所述的半导体结构，其中该第一切割结构为一整体结构且包括一顶其中该第一切割结构包括第一材料所形成的一第一层，与第二材料所形成的一第二7连线装置数目)通常随着几何尺寸(采用制作工艺所能产生的最小构件或线路)缩小而增可视作一般平面装置自基板挤出至栅极的结构。例示性的鳍状场效晶体管具有薄鳍状物8第二栅极结构隔有第一切割结构。[0010]图7为本发明多种实施例中，进行方法所制作的工件沿着鳍状物的长度方向的剖[0011]图10至图13为本发明多种实施例中，进行方法所制作的工件沿着栅极区的剖视[0017]图23为本发明多种实施例中，制作具有多层栅极切割结构的工件的方法的流程9标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应的图案间距。举例来说，一实施例形成牺牲层于鳍状物204及一或多个鳍状物顶部硬掩模[0071]鳍状物顶部硬掩模206与208可用于控制定义鳍状物204所用的蚀刻工艺，且可在[0072]图案化与蚀刻工艺可保留任何宽度的间隙于鳍状物204之间。此技术可用于选择状物顶部硬掩模206与208上。第一介电层302可填充隔有最小空间的鳍状物204之间的凹306至少为一半的鳍状物204之间的最小空间，使鳍状物204的侧壁的第一部分与相邻的另[0075]如图1A的步骤106与图4所示，形成切割结构402于第一介电层302中的沟槽304中蚀刻第一介电层302。蚀刻可设置为保留第一介电层302的一些部分于鳍状物204及切割结[0080]如图1A的步骤110与图6所示，可形成第二介电层602于鳍状物204及切割结构402影响或难以图案化，一些制作工艺可采用多晶硅、介电层及/或其他弹性材料的占位栅极[0083]占位栅极604垂直于鳍状物204与切割结构402，并延伸高于鳍状物204(包括任何鳍状物顶部硬掩模206及208延伸高于第一介电层302的距离介于约100nm至约500nm之间，而占位栅极604自鳍状物顶部硬掩模206与208的最上侧表面另外延伸的距离大于或等于掩膜层608(如介电材料或其他合适材料)于占位栅极材料的中，侧壁间隔物702各自包含半导体氧化物的第一层、半导体氮化物的第二层位于第一层[0086]如图1A的步骤116与图7所示，源极/漏极结构704形成于鳍状物204上及占位栅极且沉积方法法可采用化学气相沉积的沉积技术(如气相外延及/或超真空化学气相沉积)、械研磨工艺可自占位栅极604的顶部移除占位栅极硬掩膜层[0091]如图1B的步骤120与图9所示，形成一或多个图案化硬掩模(如切割图案化硬掩模的切割结构402的部分将凹陷，使后续形成的栅极可延伸于凹陷的切割结构402上并相连。[0093]如图1B的步骤122所示，回蚀刻切割图案化硬掩模902与904未覆盖的切割结构[0094]如图10所示的一些例子，步骤122包括第一蚀刻工艺以回蚀刻切割图案化硬掩模902与904所露出的占位栅极604的部分，以至少露出下方的鳍状物204与切割结构402的顶上的任何鳍状物顶部硬掩模206及/或208)的最顶部表面的距离1102介于约20nm至约204及任何鳍状物顶部硬掩模206与208的顶部，低于未蚀刻的切割结构402的最顶部表面，[0096]如图1B的步骤124所示，可进行蚀刻工艺以移除残留的切割图案化硬掩模902与形成功能栅极1202于凹陷中的方法一开始形成界面层1204于鳍状物204的侧表面上及鳍状涂布沉积及/或其他合适的沉积工艺。栅极介电层1206可具有任何合适厚度。在一些例子[0099]如图1B的步骤130所示，形成功能栅极1202的一或多个功函数层1208于栅极介电[0101]如图1B的步骤134与图13所示，可进行化学机械研磨工艺以移除功能栅极1202之外的多余栅极材料(如栅极介电层1206、功函数层1208、电极填充层1210、与类似物的材制作工艺包含形成额外层间介电层(如第二层间介电层1304)、形成耦接至源极/漏极结构接点所用的额外耦接区域。方法100所形成的薄化切割结构的例子，可搭配图14与图15说与904只保护切割结构402A的一部分，切割结构402A的顶部的宽度1402比底部的宽度1404顶部延伸高于底部的距离1406可为任何高度。在多种例子中，顶部延伸高于底部的距离[0107]图15所示的工件1500与工件200及工件1400类似，差别如下述。具体而言，工件[0108]上述方法100可用于自对准接点工艺。本发明的例子可提供含有多个场效晶体管的集成电路，以及形成电性隔离的栅极于选定场效晶体管装置的通道区上所用的切割技方法1600所制作的工件1700沿着栅极区的[0109]如图16的步骤1602所示，在工件1700上进行图1A与图1B的步骤[0110]如图16的步骤1606与图18所示，形成自对准接点介电层1802于蚀刻的功能栅极自对准接点介电层1802的厚度1804介于约30n凹陷后，低于功能栅极1202的顶部。切割结构402的凹陷部分可填有自对准接点介电层只保护切割结构402C的一部分，使形成的切割结构402C的顶部的宽度2102比底部的宽度2104窄。在底部的宽度2104为约500nm的一些例子中，顶部的宽度2102可介于约3nm至约[0118]如图23的步骤2302与图24所示，在工件2400上进行图1A的步骤[0119]如图23的步骤2304与图25所示，形成切割结构2502于第一介电层302中的沟槽中第一材料与第二材料的蚀刻选择性不同。第一层2504与第二层2506可各自包含介电材料，与含有任何鳍状物顶部硬掩模206及/或208的鳍状物204的顶部实质上共平面。在此例中，第二层2506的厚度2508介于约10n自第一介电层302的顶部移除第一层2504与第二层250[0122]如图23的步骤2306所示，在工件2400上进行图1A与图1B的步骤108至120的工这些工艺可包含形成切割图案化硬掩模902于多层切割结构2502的部分上。如图23的步骤成于鳍状物204及切割结构2502上的功能栅极1202实质上如前述。如图23的步骤2312与图能栅极1202的顶部高于鳍状物204及任何保留的鳍状物顶部硬掩模206及/或208的距离[0124]如图23的步骤2314所示，形成自对准的接点介电层1802于蚀刻的功能栅极1202子体辅助原子层沉积及/或其他沉积工艺，且自对准接点介电层1802可具有任何合适的厚[0133]如图29A的步骤2906与图31所示，第二切割结构介电层3102形成于第一切割结构介电层3002中的沟槽中的鳍状物204之间。第二切割结构介电层3102可包含任何合适材料蚀刻工艺之后保留的第二切割结构介电层3102的厚度3202介于约30nm至约[0137]如图29A的步骤2910与图33所示，形成第三切割结构介电层3302于第二切割结构切割结构介电层3302与第一切割结构介电层3002的组成[0139]如图29A的步骤2912所示，形成第四切割结构介电层3304于第三切割结构介电层[0141]如图29A的步骤2914与图34所示，在工件3000上进行化学机械研磨工艺以移除第[0142]如图29A的步骤2916与图35所示，回蚀刻第一切割结构介电层3002与第三切割结[0144]如图29B的步骤2918与图36所示，形成第五切割结构介电层3602于凹陷的第一切这些工艺可包括使第一介电层302凹陷、形成第二介电层于鳍状物204与切割结构3402上、[0147]如图29A的步骤2922所示，回蚀刻切割图案化硬掩模902与904未覆盖的切割结构[0150]如图29B的步骤2924所示，进行蚀刻工艺以移除残留的切割图案化硬掩模902与904及占位栅极604。此步骤可包含自鳍状物204与切割结构3402移除残留的第二介电层硬掩模206与208的实施例中，这些步骤可包括形成界面层1204于鳍状物204的侧表面与顶部上、形成栅极介电层1206于界面层1204上、形成一或多个功函数层1208于栅极介电层顶部硬掩模206及/或208与鳍状物204的顶部的距离4002介于约5nm至约50nm之间。在这些[0153]如图29B的步骤2930与图40所示，形成自对准接点介电层1802于蚀刻的功能栅极切割结构凹陷的步骤采用图案化硬掩模以避免明显地蚀刻第一切割结构。在一些例子中，