计算机组成原理试题(附参考答案)

计算机组成原理试题(附参考答案)一、单项选择题（每题2分，共20分）1.下列有关运算器的描述中，（）是正确的。A.只做算术运算，不做逻辑运算B.只做加法C.能暂时存放运算结果D.既做算术运算，又做逻辑运算答案：D。运算器是计算机中执行各种算术和逻辑运算操作的部件，所以既做算术运算，又做逻辑运算。2.计算机中表示地址时使用（）。A.原码B.补码C.反码D.无符号数答案：D。地址通常是一个无符号的整数，用来标识存储单元的位置，所以使用无符号数表示。3.某计算机字长32位，其存储容量为4MB，若按字编址，它的寻址范围是（）。A.1MB.4MBC.4MD.1MB答案：A。4MB=4×2^20B，字长32位即4B，按字编址，寻址范围=4×2^20B/4B=2^20=1M。4.同步控制是（）。A.只适用于CPU控制的方式B.只适用于外围设备控制的方式C.由统一时序信号控制的方式D.所有指令执行时间都相同的方式答案：C。同步控制是由统一时序信号控制的方式，在计算机系统中，CPU和外围设备等都可能采用同步控制。5.下列数中最小的数为（）。A.(101001)₂B.(52)₈C.(2B)₁₆D.(44)₁₀答案：A。将各选项转换为十进制：A选项(101001)₂=1×2^5+0×2^4+1×2^3+0×2^2+0×2^1+1×2^0=41；B选项(52)₈=5×8^1+2×8^0=42；C选项(2B)₁₆=2×16^1+11×16^0=43；D选项(44)₁₀=44，所以最小的是A。6.指令周期是指（）。A.CPU从主存取出一条指令的时间B.CPU执行一条指令的时间C.CPU从主存取出一条指令加上执行这条指令的时间D.时钟周期时间答案：C。指令周期是CPU从主存取出一条指令加上执行这条指令的时间。7.寄存器间接寻址方式中，操作数处在（）。A.通用寄存器B.主存单元C.程序计数器D.堆栈答案：B。寄存器间接寻址是指寄存器中存放的是操作数的地址，操作数在主存单元中。8.某SRAM芯片，其容量为1K×8位，除电源和接地端外，该芯片引出线的最少数目是（）。A.23B.25C.50D.19答案：D。1K=2^10，所以地址线10根，数据线8根，再加上片选线、读写控制线等，最少数目为10+8+1（片选）+1（读写控制）=19根。9.下列叙述中（）是正确的。A.主存可由RAM和ROM组成B.主存只能由ROM组成C.主存只能由RAM组成D.主存只能由SRAM组成答案：A。主存通常由随机存取存储器（RAM）和只读存储器（ROM）组成，RAM用于存放可读写的数据，ROM用于存放固定的程序和数据。10.流水CPU是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，一个m段流水CPU（）。A.具备同等水平的吞吐能力B.不具备同等水平的吞吐能力C.吞吐能力大于前者的吞吐能力D.吞吐能力小于前者的吞吐能力答案：A。m段流水CPU和具有m个并行部件的CPU具备同等水平的吞吐能力，只是实现方式不同。二、填空题（每题2分，共20分）1.计算机系统是一个由硬件、软件组成的多级层次结构，它通常由微程序级、（机器语言级）、操作系统级、汇编语言级和高级语言级组成。2.已知[x]补=1.1011，则x=（0.0101）。3.存储系统采用分级方式，通常可分为（高速缓冲存储器）、主存和辅存三级。4.指令格式中，地址码字段的位数取决于（寻址范围）。5.一个较完善的指令系统应包含数据传送类指令、算术逻辑运算类指令、（程序控制类）指令、输入输出类指令等。6.CPU中保存当前正在执行的指令的寄存器是（指令寄存器IR）。7.中断处理过程可以嵌套进行，（优先级高）的中断请求可以打断优先级低的中断服务程序。8.计算机中广泛应用的两种校验码是奇偶校验码和（海明校验码）。9.微程序控制器主要由控制存储器、（微指令寄存器）和地址转移逻辑三部分组成。10.若某存储器存储周期为250ns，每次读出16位，则该存储器的数据传输率是（8×10^6位/秒）。三、简答题（每题10分，共30分）1.简述冯·诺依曼计算机的基本特点。答：冯·诺依曼计算机的基本特点如下：（1）采用存储程序方式，指令和数据不加区别混合存储在同一个存储器中，指令和数据都可以送到运算器进行运算，即由指令组成的程序和数据都可以存储起来。（2）存储器是按地址访问的线性编址的一维结构，每个单元的位数是固定的。（3）指令由操作码和地址码组成，操作码指明本指令的操作类型，地址码指明操作数和地址。操作数本身无数据类型的标志，它的数据类型由操作码确定。（4）通过执行指令直接发出控制信号控制计算机的操作。指令在存储器中按其执行顺序存放，由指令计数器指明要执行的指令所在的单元地址。指令计数器只有一个，一般按顺序递增，但执行顺序可按运算结果或当时的外界条件而改变。（5）以运算器为中心，I/O设备与存储器间的数据传送都要经过运算器。（6）数据以二进制表示。2.简述什么是中断和中断响应过程。答：中断是指计算机在执行程序过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回到现行程序的间断处，继续执行原程序。中断响应过程如下：（1）关中断：CPU响应中断后，首先要关闭中断，以防止在处理当前中断时又被其他中断打断，保证中断处理的连续性。（2）保存断点：将当前程序的断点（即程序计数器PC的值）保存起来，以便中断处理结束后能返回到原程序继续执行。（3）识别中断源：确定是哪个中断源发出的中断请求，以便找到相应的中断服务程序入口地址。（4）保护现场：将CPU中一些寄存器的内容保存起来，因为在中断服务程序中可能会使用这些寄存器，为了不影响原程序的运行，需要先保存其原有内容。（5）转向中断服务程序：根据中断源提供的信息，找到相应的中断服务程序入口地址，并将其送入程序计数器PC，从而使CPU转向执行中断服务程序。（6）开中断：在进入中断服务程序后，允许其他更高优先级的中断请求进入，以便实现中断嵌套。（7）执行中断服务程序：完成对中断事件的处理。（8）关中断：在中断服务程序执行完毕后，关闭中断，防止在恢复现场时被其他中断打断。（9）恢复现场：将之前保存的寄存器内容恢复到原来的寄存器中。（10）开中断：恢复中断允许状态。（11）返回断点：将之前保存的断点值送回程序计数器PC，使CPU返回到原程序的间断处继续执行。3.简述Cache的工作原理。答：Cache即高速缓冲存储器，是位于CPU和主存之间的高速小容量存储器，其工作原理基于程序访问的局部性原理。程序访问的局部性原理包括时间局部性和空间局部性。时间局部性是指如果一个存储单元被访问，那么在不久的将来它很可能再次被访问；空间局部性是指如果一个存储单元被访问，那么与它相邻的存储单元也很可能在不久的将来被访问。Cache的工作过程如下：当CPU要访问主存中的数据时，首先会在Cache中查找该数据。如果该数据在Cache中（称为命中），则CPU直接从Cache中读取数据，这样可以大大提高数据的访问速度，因为Cache的访问速度比主存快很多。如果该数据不在Cache中（称为未命中），则CPU从主存中读取包含该数据的一个数据块，并将这个数据块从主存复制到Cache中。同时，根据一定的替换算法（如先进先出算法、最近最少使用算法等），如果Cache已满，需要将Cache中的一个数据块替换出去，为新的数据块腾出空间。然后CPU再从Cache中读取所需的数据。通过这种方式，利用程序访问的局部性原理，Cache可以将CPU近期可能会访问的数据预先存储在高速的Cache中，从而减少CPU访问主存的次数，提高整个计算机系统的性能。四、计算题（每题15分，共30分）1.已知x=+0.1011，y=0.0101，用补码一位乘法（Booth算法）计算x×y。解：（1）首先确定机器字长，假设机器字长为5位（含符号位）。[x]补=0.1011，[y]补=1.1011，附加位yₙ₊₁=0。（2）初始化部分积P₀=00.0000。（3）Booth算法步骤：|步数|部分积P|乘数y|附加位yₙ₊₁|操作||::|::|::|::|::|||00.0000|1.1011|0|初始状态||1|00.0000+11.0101=11.0101|1.1011|0|yₙyₙ₊₁=10，P+[x]补，[x]补=1.0101|||11.1010|1.1101|1|右移一位||2|11.1010+00.1011=00.0101|1.1101|1|yₙyₙ₊₁=01，P+[x]补|||00.0010|1.1110|1|右移一位||3|00.0010+11.0101=11.0111|1.1110|1|yₙyₙ₊₁=01，P+[x]补|||11.1011|1.1111|0|右移一位||4|11.1011+00.0000=11.1011|1.1111|0|yₙyₙ₊₁=10，P+0|||11.1101|1.1111||右移一位|所以[x×y]补=1.1101，x×y=0.0011。2.某计算机主存容量为64KB，按字节编址，Cache容量为512B，块长为8B。（1）计算主存地址格式，指出各字段的位数。（2）若Cache采用直接映射方式，计算主存地址各字段的位数。（3）若Cache采用4路组相联映射方式，计算主存地址各字段的位数。解：（1）主存容量为64KB=2^16B，按字节编址，所以主存地址为16位。Cache容量为512B，块长为8B=2^3B，所以Cache共有512B/8B=64=2^6块。主存地址格式分为：块内地址：因为块长为8B，所以块内地址位数为3位。块号：主存共有64KB/8B=8192=2^13块，所以块号位数为13位。（2）若Cache采用直接映射方式：主存地址格式分为：块内地址：3位（同前面分析）。Cache块号：因为Cache有64=2^6块，所以Cache块号位数为6位。主存字块标记：主存地址共16位，