CN111244164B 碳化硅器件、半导体器件及用于形成它们的方法 （英飞凌科技股份有限公司）

US2012217513A1,2012.碳化硅衬底包括晶体管单元的体区和源区。此外，碳化硅器件包括晶体管单元的碳化钛栅电2其中对于每个晶体管单元，碳化钛栅电极仅在碳化钛栅电其中碳化钛栅电极的端区从碳化钛栅电极的相应横向端部在相应碳化钛栅电极长度3.根据权利要求2所述的碳化硅器件，其中在碳化硅衬底的表面处测量的栅沟槽的宽5.根据权利要求1所述的碳化硅器件，其中栅绝缘层定位在碳化钛栅电极和碳化硅衬形成接触栅电极的栅金属化部，使得晶体管单元的栅电极在不多于其中对于每个晶体管单元，碳化钛栅电极仅在碳化钛栅电其中碳化钛栅电极的端区从碳化钛栅电极的相应横向端部在相应碳化钛栅电极长度8.根据权利要求7所述的方法，还包括形成从碳化硅衬底的表面延伸到碳化硅衬底中345[0011]图2示出了碳化硅器件的一部分的示意性横截面，该碳化硅器件在每个栅沟槽的[0012]图3示出了碳化硅器件的一部分的示意性横截面，该碳化硅器件包括连接到源金[0013]图4示出了碳化硅器件的一部分的示意性横截面，该碳化硅器件在栅沟槽内包括[0015]图6示出了半导体器件的一部分的示意性横截面，该半导体器件在栅沟槽内包括[0016]图7示出了半导体器件的一部分的示意性横截面，该半导体器件在场电极沟槽内6MOSFET之类的宽带隙技术而言可能是不7除了对电气功能性没有影响或仅有可忽略影响的杂质和/或污染物之外，TiC栅电极130或层可以邻近和/或直接邻接晶体管单元的栅绝缘层定位。晶体管单元的栅绝缘层可以是定[0039]碳化钛栅电极可以连接到碳化硅器件100的单元场边缘和/或碳化硅衬底的活动8极130更深地定位在栅沟槽内。例如，TiC接触电极可以至少在某些地方定位在TiC栅电极[0043]例如，可以正交于碳化硅衬底的前侧表面和/或后侧表面地测量层的垂直方向和垂直尺寸或厚度，并且可以平行于碳化硅衬底的前侧表面和/或后侧表面地测量横向方向例如漂移区的平均净掺杂浓度的至少30倍或者甚至至少100倍。漏区或集电极区可以定位[0046]碳化硅器件100的晶体管单元可以是晶体管布置的多个晶体管单元中的晶体管单器件100的晶体管布置包括连接到源布线结构的多个源掺杂区、连接到栅布线结构的多个[0047]碳化硅器件100可以是功率半导体器件。功率半导体器件或功率半导体器件的电[0048]所提出的概念可以使用TiC作为用于SiC功率晶体管的栅材料。TiC可以是具有低92O3[0053]图2示出了根据实施例的碳化硅器件的一部分的示意性横截面，该碳化硅器件在[0055]碳化硅器件200的高p掺杂区240可以邻近栅结构的第二侧壁处的栅绝缘层定位，[0056]高n掺杂区260可以沿着沟槽栅的第二侧壁从高p掺杂区240延伸到碳化硅衬底的[0059]结合上面或下面描述的实施例提到更多细节和方面。图2中所示的碳化硅器件可1和/或图2描述的碳化硅器件类似或等同地实现。然而，源接触沟槽定位在两个栅沟槽之[0063]结合上面或下面描述的实施例提到更多细节和方面。图3中所示的碳化硅器件可池概念。通过使用多晶硅——特别是用于连接掩埋区440——可能导致使指状结构成为必[0067]结合上面或下面描述的实施例提到更多细节和方面。图4中所示的碳化硅器件可500可以包括晶体管单元的碳化钛场电极530。碳化钛场电极530可以连接或可连接到参考除了对电气功能性没有影响或仅有可忽略影响的杂质和/或污染物之外，TiC场电极530或TiC层可以直接邻近晶体管单元的场电极绝缘层定位。晶体管单元的场电极绝缘层可以是极可以定位在与场电极530相同的沟槽中（例如图6中所示或者定位在分离的栅沟槽中少在某些地方比栅电极更深地定位在沟槽中。[0079]半导体器件500可以是功率半导体器件。功率半导体器件或功率半导体器件的电[0080]结合上面或下面描述的实施例提到更多细节和方面。图5中所示的半导体器件可[0082]半导体器件600包括晶体管单元的多个条带状栅沟槽。TiC场电极530和栅电极620[0084]结合上面或下面描述的实施例提到更多细节和方面。图6中所示的半导体器件可700在场电极沟槽内包括场电极。半导体器件700可以类似于结合图5描述的半导体器件来[0086]半导体器件700可以包括由晶体管单元的栅沟槽包围的多个柱状场电极沟槽（也[0087]柱状场电极沟槽的最大深度可以是柱状场电极沟槽的最大横向尺寸的至少5倍[0088]结合上面或下面描述的实施例提到更多细节和方面。图7中所示的半导体器件可[0090]晶体管单元的体区和源区可以通过注入掺杂剂和/或通过掺杂碳化硅材料的生长[0091]碳化钛栅电极可以是定位在栅沟槽中的沟槽栅电极或定位在碳化硅衬底表面上电性（例如金属性能和与掺杂多晶硅相比的大幅改进的导电性并且具有3140℃的熔点，碳化钛。所要求的温度预算可以相比较低，并因此可以最小化对之前已经钝化的栅绝缘层或至少1000℃的温度下、在氮气N2气氛中）通过反应Tioz+2C->T[0115]结合上面或下面描述的实施例提到了更多细节和方面。图8中所示的方法可以包Ti:C~2:1的层厚度比。在后续的烘箱工艺中（例如惰性，900℃-1200℃),可以形成碳化[0141]结合上面或下面描述的实施例提到了更多细节和方面。图9中所示的方法可以包[0144](ii)TiC栅电极130或至少TiC栅电极130的TiC层可以包括至少90%（或至少95%或[0146](iv)TiC栅电极130的TiC层可以邻近栅绝缘层定位，并且栅沟槽的核心区可以用[0147]与一个或多个先前详述的示例和图一起提到和描述的方面和特征也可以与一个