医用FPGA开发教程-基于Xilinx和VHDL-第7讲-七段数码管显示实验

第7讲七段数码管显示实验1医用FPGA开发实用教程——基于Xilinx和VHDLPracticalTutorialonMedicalFPGADevelopment——BasedonXilinxandVHDL实验原理ExperimentalPrinciples“

通过学习七段数码管、七段数码管显示模块电路原理图、七段数码管显示原理和七段数码管实验内部电路图，基于FPGA高级开发系统，使用Verilog语言编写七段数码管显示的驱动程序，在数码管上显示数字1～8。7.12七段数码管

七段数码管的引脚定义如下图左所示。由8个发光二极管组成，分别由字母a、b、c、d、e、f、g、dp表示。当数码管特定的段对应的发光二极管加上电压后，这些特定的段就会被点亮，形成眼睛看到的相应数码管字样。

七段数码管内部电路有两种连接方式：共阳型和共阴型。3共阳型共阴型4位共阳型七段数码管4七段数码管电路原理图5七段数码管显示原理

本章实验采用的是动态扫描的显示方法，在动态扫描过程中，每一个数码管的点亮时间间隔非常短（大约20ms），由于人的视觉暂留现象及发光二极管的余晖效应，尽管实际上数码管大约每20ms闪烁一次，给人的感觉却是稳定的显示，不会有闪烁感。6内部电路图

400Hz分频模块u_clk_gen_400hz用于将50MHz的系统时钟分频为400Hz的内部时钟，作为移位模块u_shift的时钟输入，u_shift用于进行七段数码管的动态扫描，与位选输出seg7_sel_o相连，显示模块u_seg7_disp则用于七段数码管的显示。7u_shift电路图

u_shift包含一个寄存器s_shift，s_shift的初始值为10000000，在clk_400hz_i的上升沿，s_shift执行循环右移操作，s_shift与shift_o相连接，因此，该模块的功能是使shift_o按照“10000000→01000000→00100000→00010000→00001000→00000100→00000010→00000001→10000000”的顺序循环输出一个扫描信号，时间间隔为2.5ms。8u_seg7_disp电路图

u_seg7_disp模块的功能是根据扫描信号值，在seg7_decode_o输出对应位七段数码管的显示值。例如，当shift_i为10000000时，最左端七段数码管的位选引脚SEL7使能，此时数据引脚SELDP～SELA输出11111001，在数码管上显示1。9实验步骤ExperimentalProcedure“7.210实验步骤11步骤1：复制工程文件夹并添加Verilog文件步骤2：完善shift.v文件步骤3：完善seg7_disp.v文件步骤4：完善seg7.v文件步骤5：仿真工程步骤6：板级验证本章任务Tasksinthischapter“7.312本章任务13

在本实验的基础上增加时钟模块，在七段数码管上动态显示时间，如下图所示。本章习题Exercisesinthischapter“7.414本章习题151.简述七段数码管显示原理。2.假设七段数码管为共阳型，则二进制编码10111111（0xBF）对应显示的字符是什么？3.七段数码管显示原理虽然简单，但占用较多的I/O资