CN112420489B 沉积氮化钼膜的方法和包括氮化钼膜的半导体装置结构 （Asmip私人控股有限公司）

G.A.沃尼US2019027573A1,2019沉积氮化钼膜的方法和包括氮化钼膜的半公开了用于将氮化钼膜沉积在衬底表面上单元沉积循环将氮化钼膜直接沉积在衬底表面2通过执行循环沉积工艺的一个或多个单元沉积循环，将氮化钼膜直接沉2.根据权利要求1所述的方法，其中所述单元沉积循环进一步包含使所述衬底与包含4.根据权利要求2所述的方法，其中在使所述衬底与所述氮前体接触以及使所述衬底氨气(NH32H42H48.根据权利要求1所述的方法，其中所述钼前体包含以下中的至少一种：五氯化钼10.根据权利要求1所述的方法，其中所述氮化钼膜在小于的平均氮化钼膜厚度11.根据权利要求1所述的方法，其中所述氮化钼膜在小于100A的平均氮化钼膜厚度12.根据权利要求1所述的方法，其中所述氮化钼膜在小于25A的平均氮化钼膜厚度15.根据权利要求1所述的方法，其中所述氮化钼膜在小于40A的平均膜厚度下是物3堆叠的一部分，其中所述栅极堆叠在小于50A的平均氮化钼膜厚度下具有大于4.75eV的堆叠的一部分，其中所述栅极堆叠在介于15A与50A之间的平均氮化钼膜厚度下具有介4[0002]本申请要求2019年8月23日提交并且标题为“通过循环沉积工艺在衬底表面上沉积氮化钼膜的方法以及包括氮化钼膜的相关半导体装置结构”的美国临时专利申请第62/[0004]互补型金属氧化物半导体(CMOS)技术通常利用n型和p型多晶硅作为栅电极材能是薄的，约几埃(A),但是在先进技术节点中随着栅极氧化物厚度减小，其可能变得明5[0012]虽然本说明书以具体地指出并明确地要求保护被视为本发明实施例的内容的权[0017]图5示出与采用四氯化钛前体沉积的变化厚度的氮化钛膜的电阻率相比，直接沉[0018]图6示出从根据本公开的实施例沉积的示例性氮化钼膜获得的x射线衍射(XRD)数[0019]图7示出包括根据本公开的实施例沉积的氮化钼膜的示例性半导体装置结构的横[0020]图8示出包括根据本公开的实施例的氮化钼膜的另一半导体装置结构的横截面示[0021]图9示出包括根据本公开的实施例沉积的多种厚度的氮化钼膜的多种栅极堆叠的[0023]图11示出根据本公开的实施例的包括氮化钼膜的示例性半导体装置结构的示意[0024]图12示出根据本公开的实施例的包括氮化钼膜的示例性半导体装置结构的另一6发明所公开的范围不应受下文所描述特定公开实施例的室中以在衬底上方沉积膜并包括如原子层沉积(ALD)和循环化学气相沉积(循环CVD)等沉种前体或反应气体)引入到反应室中以用于将化学吸附的前体转化成沉积表面上的所要材扫步骤以在化学吸附的前体转化之后从反应室去除过量前体和/或从反应室去除过量反应7[0041]本公开的实施例包括可以用于沉积氮化钼膜的方法和包括根据本公开的实施例可以为PMOS和NMOS装置提供具有优选有效功函数[0042]栅电极形成所采用的现有功函数金属可能由于其不合适的有效功函数值而具有点中装置几何结构减小，例如栅电极的功函数金属等对应装置膜的厚度也在厚度上减小，或多个ALD循环中可以沉积多于一个单层[0047]在用于直接在衬底表面上形成氮化钼膜的示例性ALD工艺中，单元沉积循环可以8[0051]本文所述的示例性循环沉积工艺可以任选地在连接至丛集工具的反应器和相关反应室的温度可以保持恒定，与其中在每次运行前加热衬底直至工艺温度的反应器相比，[0053]根据本公开的一些非限制性实施例，可以使用ALD工艺来直接在衬底表面上沉积[0054]可以参照图1理解直接在衬底表面上沉积氮化钼膜的示例性循环沉积工艺，该图示出用于在衬底表面上沉积氮化钼膜的示例性9硅[0061]用于沉积的反应室可以是原子层沉积反应室或化学气相沉积反应室或如本文先[0062]在工艺框110(图1)的一些实施例中，可以将衬底加热到随后的循环沉积阶段105施例中，循环沉积工艺100期间的衬底温度可以介于大约200℃与700℃之间、或介于大约(NtBu)2(StBu)2、Mo(NtBu)2(iPr2AMD)2Mo(thd)3、MoO2(acac)、MoO2(thd)2和/或MoO2(iPr2AMD)2。第一气相反应物可以包含有机金属钼化合物，包括但不限于含有环戊二烯基[0068]在本发明的至少一个实施例中，第一气相反应物可以包含双(叔丁基亚氨基)双[0069]在本公开的一些实施例中，使衬底与卤化钼前体接触的过程中，卤化钼前体的流速可低于1000sccm、或低于500sccm、或低于[0070]如通过图1的工艺100示意的用于沉积氮化钼膜的示例性循环沉积工艺可以通过[0071]示例性循环沉积工艺100可以借助于工艺框130以循环沉积阶段105的第二阶段继(NH32H4包括以下中的至少一种：叔丁基肼(C4H9N2H3)、甲基肼(CH3NHNH2)、1,1-二甲基肼((CH3)[0073]在本公开的一些实施例中，使衬底与氮前体时间段。另外，在使衬底与氮前体接触的过程中，氮前体的流速可以低于30slm、或低于应用来说厚度不够，则可以通过返回到工艺框120并继续进一步的单元沉积循环来重复循阶段105的单位沉积循环可以在引入前体之后[0076]循环沉积阶段105的单元沉积循环可以重复一次或多次，直到在衬底上沉积期望二气相反应物(例如氮前体)接触的顺序可以是这样的：先使衬底与第二气相反应物接触，阶段105可以包含使衬底与第一气相反应物接触一次或多次，然后使衬底与第二气相反应的一个方法可以是相比于通常在ALD工艺中采用的温度在更高的衬底温度下操作，产生化[0082]示例性循环沉积工艺200可以通过借助于工艺框220开始的循环沉积阶段205来继[0083]示例性循环沉积工艺200(图2)可以通过如先前关于图1的示[0084]示例性循环沉积工艺200可以借助于工艺框230以循环沉积阶段205的第二阶段来以暴露于包含氮前体和还原剂的气体持续大约5秒与60秒之间或大约5秒与30秒之间的时应用来说平均膜厚度不够，则可以通过返回到工艺框220并继续进一步的单元沉积循环来重复循环沉积阶段205，其中单元沉积循环可以包含使衬底与卤化钼前体接触(工艺框室。在一些实施例中，循环沉积阶段205的单元沉积循环可以在引入前体之后省略吹扫循[0089]循环沉积阶段205的单元沉积循环可以重复一次或多次，直到在衬底上沉积期望卤化钼前体接触一次或多次，然后使衬底与包含氮前体和还原剂的气体接触一次或多次。[0094]示例性循环沉积工艺300可以通过借助于工艺框320开始的循环沉积阶段305来继[0095]示例性循环沉积工艺300的示例性循环沉积阶段305(图3)可以通过如先前关于图[0096]示例性循环沉积工艺300(图3)可以借助于工艺框330以循环沉积阶段305的第二[0097]工艺300的示例性循环沉积阶段300(图3)可以通过如先前关于图1的示例性工艺[0098]示例性循环沉积工艺300可以借助于工艺框340以循环沉积阶段305的第三阶段来[0099]在本公开的一些实施例中，可以将衬底与[0100]示例性循环沉积工艺300(图3)可以通过如先前关于图1的示[0101]示例性工艺300的循环沉积阶段305(图3)可以继续决策门350，其中决策门350取用来说平均膜厚度不够，则可以通过返回到工艺框320并继续进一步的单元沉积循环来重复循环沉积阶段305，其中单元沉积循环可以包含使衬底与卤化钼前体接触(工艺框320)、[0102]循环沉积阶段305的单元沉积循环可以重复一次或多次，直到在衬底上沉积期望[0104]本文公开的示例性沉积工艺可以约0.05A/循环至约10A/循环、约0.5A至约5A/循环、或甚至约0.5A/循环至约2A循环1A循环之间或0.8A/循环与循环之间的生长速率下或在介于300℃与700℃之间、化钼膜在低于大约100A.或低于大约60A.或低于大约SOA或低于大约40A.或低于大约30A或大约20A.甚至介于大约20A与100A之间的平均膜厚度下可以是物理连续的。[0107]在一些实施例中，根据本文公开的方法沉积的氮化钼膜在低于40A、或低于30A、或低于20A、或低于10A、或甚至介于大约10A至40A之间的平均膜厚度下可以利用低能离子散射(LEIS)确定。[0108]在一些实施例中，本公开的氮化钼膜可以具有约20A到250A、或约50A到以具有大于约20A、或大于约30A、或大于约40A、或大于约50A、或大于约60A或大于约或大于约250A、或大于约500A、或甚至介于大约20A与500A之间的平均膜厚度。在一些实施例中，本公开的氮化钼膜可以具有小于约250A、或小于约100A.或小于约50A、或小于约25A、或小于约10A或小于约5A、或甚至大约5A和250A的平均膜厚度。钼膜。更详细地，图4示出了根据本公开的实施例沉积的各种厚度的多个氮化钼膜的电阻的数据包含通过循环沉积工艺200(图2的)沉积的氮化钼膜，并且标记为420的数据包含通过循环沉积工艺300(图3的)沉积的氮化钼膜。图4的电阻率数据的检查清楚地说明在工艺外，图4的进一步检查清楚地说明单独引入氮前体和还原剂的脉冲(工艺300/标记为420的数据)与利用氮前体和还原剂的共同流沉积的氮化钼膜(工艺200/标记为410的数据)相比[0110]作为非限制性实例，根据本公开的实施例沉积的氮化钼膜在小于200A的平均于750μΩ-cm的电阻率，或在小于25A的平均膜厚度下可以具有小于1300μΩ-cm的电阻[0111]作为另一非限制性实例，根据本公开的实施例沉积的氮化钼膜在小于200A的[0112]作为另一非限制性实例，根据本公开的实施例沉积的氮化钼膜在小于200A的[0113]在一些实施例中，对于平均膜厚度介于大约10A与200A.或大约20A与[0114]通过本公开的实施例沉积的氮化钼膜的优异电阻率在图5中进一步展示，该图示还将本公开的钼膜与利用四氯化钛前体沉积的变化厚度的现有技术氮化钛膜的电阻率进3)作为氮前体和氢气(H2)作为还原剂沉积。[0116]图5中的电阻率数据的检查清楚地表明当与现有技术的可比较厚度的氮化钛膜的[0117]作为非限制性实例，本公开的氮化钼膜在小于50A的平均膜厚度下可以具有小开的氮化钼膜在小于50A的平均膜厚度下可以具有介于大约250μΩ-cm与400μΩ-cm之衍射(XRD)数据，其中标记为600的XRD数据包含通过循环沉积工艺100(图1的)沉积的氮化为620的数据包含通过循环沉积工艺300(图3的)沉积的氮化钼膜。图6的XRD数据的检查说的XRD峰对应于具有(200)结晶取向的MoN相和的XRD峰对应于具有(200)结晶取向的Mo2N相。标记为650的XRD峰对应于具有(220)结晶取向的MoN相和具有(200)结晶取向的Mo2N相。标记为660的XRD峰对应于具有(222)结晶取向的MoN相和具有(311)结晶取向的Mo2[0120]在沉积的氮化钼膜的组成包含至少MoN相和Mo2N相的实施例中，可以在本公开的循环沉积工艺期间控制氮化钼膜内存在的MoN相与氮化钼膜内存在的Mo2N相的比率(MoN:Mo2[0122]本文公开的示例性循环沉积方法还可以沉积具有改善的平均r.m.s.表面粗施例沉积的氮化钼膜可以具有大约100A的平均r.m.s.表面粗糙度(Ra)和小于4％的[0127]部分制造的半导体结构700还可以包含用于将安置在衬底702中/上的多个装置结以包括直接安置在金属互连材料708的上表面上的覆盖层710。可利用覆盖层710来防止金源极区802与漏极区804之间的半导体通道半导体通道区806两者都可以是掺杂p型，并且源极区802和漏极区804两者都可以是掺杂n[0130]安置于半导体通道区806上的是栅极堆叠808，其可以包括栅极电介质809和栅电2O3)或其混合物/层合物。[0132]在本公开的一些实施例中，可以通过用以沉积氮化钼膜810的沉积方法和氮化钼膜810的平均膜厚度来调节安置在半导体通道区806上方的栅极堆叠808的有效功函数。举例来说，包含氮化钼膜的栅极堆叠808的有效功函数在平均氮化钼膜厚度小于50A小于40A、小于30A、或小于20A或小于15A或介于15A与50A之间下可以在大约分，其中栅极堆叠的有效功函数在平均氮化钼膜厚度小于50A、或小于40A、或小于30A、或小于20A、或小于20A、或小于15A或介于15A与50A之间下大于4.0eV、[0134]作为非限制性实例，图9示出了包含根据本公开的实施例沉积的各种平均膜厚度层的平均膜厚度从大约50A减小到15A时，包括氮化钼膜的栅极堆叠的对应有效功函钼膜可以构成在平均氮化钼膜厚度小于50A或小于40A、或小于30A、或小于20A、或小于15A或介于15A与50A之间下有效功函数大于4eV、或大于4.25eV、或大于于或小于50A的平均氮化钼膜厚度下具有大于4.75eV的有效功函数。均膜厚度从大约45A减小到15A时，包括氮化钼膜的栅极堆叠的对应有效功函数基本均氮化钼膜厚度小于50A、或小于40A、或小于30A或小于20A、或小于15A或甚至基本上与氮化钼膜的平均膜厚度无关的包含氮化钼膜的栅极中栅极堆叠在大约15A与45A之间的平均氮化钼膜厚度下包含基本恒定的大约4.8eV的另一个横截面示意图，其包括根据本公开的实施例沉积的氮化钼膜，并且具体地示出可用p型掺杂剂(用于NMOS型FinFET装置)和/或用n型掺杂剂(用于PMOS型FinFET装置)掺[0140]半导体装置结构1100还可以包含隔离区1104，其可以包含浅沟槽隔离(shallow极电介质1110可以安置在鳍状结构1106的侧壁上方并且栅极电介质1110可以包含氧化硅[0145]在一些实施例中，半导体装置结构可以包含在小于1