CN112447701B 封装结构及其制作方法 （台湾积体电路制造股份有限公司）

US2005082682A1,2005.04.21US2006060985A1,2006.03.23US8115304B1,2012.02.14US2016163657A1,2016.06.09US2011147912A1,2011.06.23源器件与盖结构及粘合材料隔开且障壁结构接2盖结构，设置在所述线路衬底上且覆盖所述半导体封装，其中所述盖结第一无源器件，设置在所述线路衬底上且在所述半导体封第二无源器件，设置在所述线路衬底上且在所述半导体封第一挡坝部分，所述第一挡坝部分沿第一方向延伸，并辅助第一挡坝部分，所述辅助第一挡坝部分将所述第二无源器2.根据权利要求1所述的封装结构，其中所述第一挡坝部分还包括面向所述盖结构的挡坝部分位于所述第一挡坝部分与所述第一无源器件之间且与所述第一无源器件及所述盖结构，设置在所述线路衬底上且环绕所述中介层结构及所述多个半导体第一无源器件与第二无源器件，分别设置在所述线路衬底上3所述第二表面的第三表面及与所述第三表面相对并将所述第一表面连接至所述第二表面多个障壁结构，设置在所述线路衬底上且在所述中介第一挡坝部分设置在所述第一无源器件的所述第一表面与所述盖结构之间且设置在环形的第二挡坝部分位于所述第一挡坝部分与所述中介层结7.根据权利要求6所述的封装结构，其中所述中介层结构通过多个导电端子电连接到一侧壁及与所述第一侧壁相对且面对所述第一无源器件与所述第二无源器件的第二侧壁，且所述第一挡坝部分的所述第一侧壁接触所述述第一挡坝部分的宽度从所述底部段到所述形成设置在所述线路衬底与所述半导体封装之间的底部填充在所述线路衬底上邻近所述半导体封装的第一侧设在所述线路衬底上邻近所述半导体封装的第二侧设置第二无源通过在邻近所述第一无源器件的所述线路衬底上施配聚合物墨水材料且将所述聚合通过在邻近所述第二无源器件的所述线路衬底上施配所述聚合物墨水材料且将所述通过粘合材料将盖结构贴合在所述线路衬底上，其中所述第一无源器413.根据权利要求12所述的方法，其中所述第一挡坝部分形成为具有面对所述盖结构14.根据权利要求13所述的方法，其中所述聚合物墨水材料在所述线路衬底上被施配衬底上的位于所述辅助第一挡坝部分与所述第二无源器件之间的区域中进一步施配所述16.根据权利要求12所述的方法，其中所述聚合物墨水材料被施配在所述线路衬底上5路通常是在单个半导体晶片上制造。晶片的管芯可以在晶片级(waferlevel)下来与其他将所述无源器件与所述盖结构及所述粘合材料隔开，其中所述障壁结构接触所述粘合材底上施配聚合物墨水材料且将所述聚合物墨水材料固化以形成障壁结构而在所述线路衬6[0007]图1A到图1G是根据本公开一些示例性实施例的制作半导体封装的方法中的各个[0008]图2A到图2C是根据本公开一些示例性实施例的制作封装结构的方法中的各个阶78自身指示所论述的各种实施例和/或配置之间的述空间相对性用语还旨在囊括器件在使用或操作[0084]还可包括其他特征及工艺。举例来说，可包括测试结构来辅助对三维(threedimensional，3D)封装或三维集成电路(3Dintegratedcircuit，3DIC)器件进行验证测[0086]图1A到图1G是根据本公开一些示例性实施例的制作半导体封装的方法中的各个括芯体部分102及形成在芯体部分102中的多个穿孔104及导电焊盘106。在一些实施例中，9[0088]如图1A中所示，芯体部分102具有多个封装区PKR及将所述多个封装区PKR中的每一些实施例中，半导体管芯22可以是存储器管芯，包括动态随机存取存储器(dynamicrandomaccessmemory，DRAM)管芯、静态随机存取存储器(staticrandomaccess[0091]如图1A中所说明，半导体管芯21包括本体210及形成在本体210的有效面211上的柱结构。[0092]在一些实施例中，例如通过电连接件110通过倒装芯片结合将半导体管芯21及半上(或在芯体部分102之上)形成绝缘密封体114以覆盖底部填充结构112且环绕半导体管芯[0094]在一些实施例中，绝缘密封体114形成在封装区PKR中的芯体部分102的第一表面实施例中，绝缘密封体114可还包含可被添加到绝缘密封体114中以优化绝缘密封体114的某些实施例中，重布线结构116包括至少一个介电层116a及位于介电层116a中的金属化图内连且进一步将穿孔104连接到一个或多个外部器件。尽管图1E中示出一层介电层116a及高密度等离子体-化学气相沉积(highdensityplasma-CVD，HDP-CVD)等)形成介电层[0100]如图1E中所说明，在金属化图案116b上设置多个导电端子118且将所述多个导电子118位于金属化图案116b上且实体贴合到金属化图案116b。在一些实施例中，导电端子在金属柱上进行镀覆来形成无铅顶盖层。导电端子118可用于结合到外部器件或额外电气[0102]图2A到图2C是根据本公开一些示例性实施例的制作封装结构的方法中的各个阶分别分布在线路衬底300的两个相对侧上且被暴露出来以用于与稍后形成的元件/特征电接触焊盘310中的至少一些接触焊盘310通过金属化层330及通孔电连接到接触焊盘320中球340中的一些导电球340电连接到半导体封装SM(例如，半导体封装SM中包括的半导体管还用于减轻锡晶须从无源器件PDx的生长，所述锡晶须可能接触盖结构且由于短路而导致聚合物墨水材料IM，且然后将聚合物墨水材料IM固化以形成障壁结构BS(第一挡坝部分材料固化。在一些实施例中，聚合物墨水材料IM被施配在线路衬底300上的位于无源器件PDx与盖结构510(在后续步骤中提供)之间的区域中，且与无源器件PDx及盖结构510间隔[0107]参照图2C，在一些实施例中，通过粘合材料520将盖结构510贴合到线路衬底300料520可以是任何其他适合的粘合材料，只要可实现将盖结构510贴合到线路衬底300上即发生粘合材料520的渗出。粘合材料520可朝向无源器件PDx及半导体封装SM所位于的方向图2C中所示的封装结构PS的放大视图，因此使用相同的参考编号指代相同或相似的部件，对盖结构510的第一表面SD1及与第一表面SD1相对且面对中介层结构1009的第二表面SD2DP1防止粘合材料520朝向无源器件PDx漫延，因此可防止无源器件PDx出现电故障和/或功底部区段DP-Bs到中间区段DP-Ms增大，且所述宽度从中间区段DP-Ms到顶部区段DP-Ts减图2B中所示)施配在线路衬底300上以环绕无源器件PDx，且将聚合物墨水材料IM固化以形止无源器件PDx出现电故障和/或功能故障。此外，通过使用覆盖部分CP1来保护无源器件构PS1类似于图2C中所说明的封装结构PS，因此使用相同的参考编号指代相同或相似的部边的第一无源器件PDx1及第二无源器件PDx2，其中在第一无源器件PDx1与盖结构510之间装结构PS2类似于图8中所说明的封装结构PS1，因此使用相同的参考编号指代相同或相似于第二无源器件PDx2旁边的第一挡坝部分DP1被形成为环绕第二无源器件PDx2的第一表面一无源器件PDx1旁边的第一挡坝部分DP1的第一侧壁S1不接触粘合材封装结构PS3类似于图9中所说明的封装结构PS2，因此使用相同的参考编号指代相同或相第一挡坝部分DP1可环绕第二无源器件PDx2及第四无源器件PDx4两者的侧壁。在一些实施例中，底部填充结构350接触位于第二无源器件PDx2及第四无源器件PDx4旁边的第一挡坝部分DP1(障壁结构BS)。即，障壁结构BS也可防止底部填充结构350朝向无源器件(PDx1、通过使用上述障壁结构BS的各种设计中的任一种或组合来保护无源器件中的每一者不受实施例中，覆盖部分CP1位于第一挡坝部分DP1旁边以进一步保护及覆盖第三无源器件之间的区域中进一步施配聚合物墨水材料IM(如图2B中所述)来形成第二挡坝部分DP2。在分DP2及覆盖部分CP1的障壁结构BS。在一些实施例中，第二挡坝部分DP2与第一挡坝部分DP1及覆盖部分CP1隔开。在某些实施例中，第二挡坝部分DP2的高度不同于第一挡坝部分说明的封装结构PS6类似于图2C中所说明的封装结构PS，因此使用相同的参考编号指代相导体衬底602A可以是块状硅衬底或绝缘体上硅(SOI)衬底，且还包括形成在半导体衬底管芯602。在一些实施例中，重布线层608的形成包括依序地交替形成一个或多个介电层[0129]在一些实施例中，多个导电焊盘610设置在金属化层608A的最顶层的暴露顶表面上以与导电球电连接。在某些实施例中，导电焊盘610例如是用于进行球安装的球下金属[0130]如图13中所说明，多个导电球612设置在导电焊盘610上且设置在重布线层608之[0131]在示例性实施例中，通过倒装芯片结合将半导体封装SM2设置在线路衬底300壁结构BS设置在线路衬底300上以防止粘合材料520朝向无源器件PDx漫延，因此可防止无[0132]封装结构包括将无源器件与盖结构及粘合材料隔开的至可避免粘合材料朝向无源器件渗出或漫延，因此可防止无源器件出现电故障和/或功能故设置在所述线路衬底上。所述障壁结构将所述无源器件与所述盖结构及所述粘合材料隔器件具有面对所述盖结构的第一表面及与所述第一表面相对且面对所述中介层结构的第二表面。所述多个障壁结构在所述中介层结构与所述盖结构之间设置在所述线路衬底上，其中所述多个障壁结构将所述多个无源器件的所述第一表面与所述盖结构及所述粘合材所述无源器件交叠的区域中以覆盖所述无源器件，且在将所述聚合物墨水材料固化之后，工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介绍