微机原理课件

微型计算机结构及微处理器

2.1微型计算机概述

2.1.1微型计算机的组成计算机硬件系统主要由中央处理器、存储器、I/O接口电路及系统总线组成。2.1微型计算机概述

1．中央处理器中央处理器CPU(CentralProcessingUnit)，它是计算机的运算控制中心，是计算机中集成度最高、最贵重的一块芯片。它是由几千~几千万个晶体管组成的超大规模的集成电路芯片。计算机所有数据的加工处理都是在CPU中完成的。CPU还负责发出控制信号，使计算机的各个部件协调一致地工作。中央处理器由运算器和控制器构成。运算器：运算器依照程序的指令功能，完成对数据的加工和处理。它能够提供算术运算（加、减、乘、除)和逻辑运算(与、或、非)；控制器：控制器是计算机的控制中心，按照人们事先给定的指令步骤，统一指挥各部件有条不紊地协调动作。控制器的功能，决定了计算机的自动化程度。

2.1微型计算机概述

2．存储器存储器的主要功能是存放各类程序和数据信息。通常存储器分为内部存储器和外部存储器。内部存储器：内部存储器简称为内存，计算机要执行的程序、要处理的信息和数据，都必须先存入内存，才能由CPU取出进行处理。外部存储器：内存的容量有限，且价格较贵，关机以后内存中所存储的数据就消失了，因此计算机还必须有外部存储器(简称外存)来存储数据。外存的特点是存储容量大、价格较低，所存储的数据在计算机关机后也不会丢失。外存有软盘、硬盘、光盘等。2.1微型计算机概述

3．I/O设备和I/O接口输入设备就是把数据送入计算机的设备。输出设备就是把经过计算机处理的数据，以人们能够识别的形式输出的设备。输入/输出设备就如同人有了眼睛可以看、耳朵可以听、嘴巴可以讲、手可以写字一样，输入／输出设备是计算机与外界沟通的桥梁。输入设备有键盘、鼠标器、扫描仪、手写笔等。输出设备有显示器、打印机、绘图仪、音箱等。2.1微型计算机概述

4．总线所谓总线，是连接多个功能部件或多个装置的一组公共信号线。按在系统中的不同位置，总线可以分为内部总线和外部总线。内部总线是CPU内部各功能部件和寄存器之间的连线；外部总线是连接系统的总线，即连接CPU、存储器和I/O接口的总线，又称为系统总线。按所传送信息的不同类型，总线可以分为数据总线DB(DataBus)、地址总线AB(AddressBus)和控制总线CB(ControlBus)三种类型，通常称微型计算机采用三总线结构。2.1微型计算机概述

2.1.2微型计算机工作原理微型计算机工作的过程实质上是取指令、分析指令、执行指令的过程。在计算机工作时，CPU逐条执行程序中的语句就可以完成一个程序的执行，从而完成一项特定的任务2.1微型计算机概述

2.1.3微型计算机工作过程

2.2Intel8086微处理器

8086是高性能的第三代微处理器，是Intel系列的16位微处理器，它是采用HMOS工艺制造的，内部包含约29,000个晶体管。8086有16根数据线和20根地址线，因为可用20位地址，所以可寻址的地址空间达220即1M字节。8086工作时，只要一个5V电源和一相时钟，时钟频率为5MHz。后来，Intel公司推出的8086-1型微处理器时钟频率高达10MHz，8086-2型微处理器时钟频率达8MHz。2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构从图中我们可以看到Intel8086CPU被分成了两大独立的功能部件。分别是总线接口部件BIU(BusInterfaceUnit)和执行部件EU(ExecutionUnit)。图中虚线右半部分是BIU，左半部分是EU。两者并行操作，提高了CPU的运行效率。

1．指令执行部件指令执行部件EU主要由算术逻辑运算单元ALU、标志寄存器FR、通用寄存器组和EU控制器等四个部件组成。其主要功能是执行命令。EU控制器则负责从BIU的指令队列缓冲器中取指令、分析指令（即对指令译码），然后根据译码结果向EU内部各部件发出控制命令以完成指令的功能。2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构

2．总线接口部件BIU

总线接口部件BIU主要有地址加法器、专用寄存器组、指令队列缓冲器以及总线控制电路等四个部件组成。其主要功能是负责完成CPU与存储器或I/O设备之间的数据传送。数据时，BIU将根据EU送来的操作数地址形成操作数的物理地址，从中读取操作数或者将指令的执行结果传送到该物理地址所指定的内存单元或外设端口中。

BIU的总线控制电路将CPU的内部总线与外部总线相连，是CPU与外部交换数据的通路。对于8086而言，BIU的总线控制电路包括16条数据总线、20条地址总线和若干条控制总线；而8088的总线控制电路与外部交换数据的总线宽度是8位。2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构

3.总线接口部件和执行部件的动作管理总线接口部件BIU和执行部件EU并不是同步工作的，两者的动作管理遵循如下原则：每当8086的指令队列中有2个空字节，BIU就会自动把指令取到指令队列中。而同时EU从指令队列取出一条指令，并用几个时钟周期去分析、执行指令。当指令队列已满，而且EU对BIU又无总线访问请求时，BIU便进入空闲状态。指令队列可以被看成一个RAM区，EU对其执行读操作，BIU对其执行写操。这两个单元并行地工作，能使大部分取指令操作与执行指令操作重叠的进行（即所谓“流水线”结构）。由于EU执行的是BIU已从存储器取出的指令，所以在大多数情况下取指令的时间“消失了”，从而加快了程序的运行速度。2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构

4.8086的寄存器结构寄存器是中央处理器内的组成部份。寄存器是有限存贮容量的高速存贮部件，它们可用来暂存指令、数据和位址。8086CPU内有14个16位的寄存器。其中有4个16位通用寄存器，2个16位指针寄存器，2个16位变址寄存器，4个16位段寄存器，1个16位指令指针寄存器及1个16位标志寄存器。通用寄存器:通用寄存器又称数据寄存器，既可作为16位数据寄存器使用，也可作为两个8位数据寄存器使用。当用作16位时，称为AX、BX、CX、DX。当用作8位时，AH、BH、CH、DH存放高字节，AL、BL、CL、DL存放低字节，并且可独立寻址。这样，4个16位寄存器就可当作8个8位寄存器来使用。通用寄存器组包括AX，BX，CX，DX。2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构段寄存器:8086CPU有20位地址总线，它可寻址的存储空间为1MB。而8086指令给出的地址编码只有16位，指令指针和变址寄存器也都是16位的，所以CPU不能直接寻址1MB空间。为此采用分段管理，即8086用一组段寄存器将这1MB存储空间分成若干个逻辑段，每个逻辑段长度小于等于64KB，用4个16位的段寄存器分别存放各个段的起始地址(又称段基址)，8086的指令能直接访问这4个段寄存器。不管是指令还是数据的寻址，都只能在划定的64KB范围内进行。寻址时还必须给出一个相对于分段寄存器值所指定的起始地址的偏移值(也称为有效地址)，以确定段内的具体地址。对物理地址的计算是在BIU中进行的，它先将段地址左移4位，然后与16位的偏移值相加。物理地址=段地址*10H+偏移地址2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构标志寄存器FLAGS是16位的寄存器，8086共使用了9个有效位，标志寄存器格式如图所示。其中的6位是状态标志位，3位为控制标志位。状态标志位是当一些指令执行后，表征所产生数据的一些特征。而控制标志位则可以由程序写入，以达到控制处理机状态或程序执行方式的表征。2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构

6个状态标志位的功能分别叙述如下：

CF(CarryFlag)——进位标志位。当执行一个加法(或减法)运算，使最高位产生进位(或借位)时，CF为1；否则为0。

PF(ParityFlag)——奇偶标志位。该标志位反映运算结果中1的个数是偶数还是奇数。当指令执行结果的低8位中含有偶数个1时，PF=1；否则PF=0。

AF(AuxiliarycarryFlag)——辅助进位标志位。当执行一个加法(或减法)运算，使结果的低4位向高4位有进位(或借位)时，AF=1；否则AF=0。

ZF(ZeroFlag)——零标志位。若当前的运算结果为零，ZF=1；否则ZF=0。

SF(SignFlag)——符号标志位。它和运算结果的最高位相同。OF(OverflowFlag)——溢出标志位。当补码运算有溢出时，OF=1；否则OF=0。2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构

3个控制标志位用来控制CPU的操作，由指令进行置位和复位。

DF(DirectionFlag)——方向标志位。它用以指定字符串处理时的方向，当该位置“1”时，字符串以递减顺序处理，即地址以从高到低顺序递减。反之，则以递增顺序处理。

IF(InterruptenableFlag)——中断允许标志位。它用来控制8086是否允许接收外部中断请求。若IF=1，8086能响应外部中断，反之则不响应外部中断。

TF(TrapFlag)——跟踪标志位。它是为调试程序而设定的陷阱控制位。当该位置“1”时，8086CPU处于单步状态，此时CPU每执行完一条指令就自动产生一次内部中断。当该位复位后，CPU恢复正常工作2.2Intel8086微处理器

2.2.1Intel8086微处理器的功能结构执行部件的功能就是负责指令的执行。从编程结构图可见，执行部件由下列几个部分组成：

4个通用寄存器，即AX、BX、CX、DX；4个专用寄存器；堆栈指针寄存器SP；源变址寄存器SI；目的变址寄存器DI；标志寄存器；算术逻辑单元ALU。2.38086/8088引脚信号及工作模式

8086/8088CPU具有40条引脚，如图2-7所示，双列直插式封装，采用分时复用地址数据总线，从而使8086/8088CPU用40条引脚实现20位地址、16位数据、控制信号及状态信号的传输。2.38086/8088引脚信号及工作模式

8086/8088CPU芯片可以在两种模式下工作，即最大模式和最小模式最大模式：指系统中通常含有两个或多个微处理器（即多微处理器系统最小模式：在系统中只有8086/8088一个微处理器。2.4两种模式下系统的典型配置

最小模式下的典型配置，如下图所示：2.4两种模式下系统的典型配置

最大模式的典型配置：如下图所示：2.58086/8088系统时序

2.5.1指令周期、总线周期及时钟周期

微机系统的工作，必须严格按照一定的时间关系来进行，CPU定时所用的周期有三种，即指令周期、总线周期和时钟周期。

指令周期：一条指令从其代码被从内存单元中取出到其所规定的操作执行完毕，所用的时间，称为相应指令的指令周期。由于指令的类型、功能不同，因此，不同指令所要完成的操作也不同，相应地，其所需的时间也不相同。也就是说，指令周期的长度因指令的不同而不同。

总线周期：我们把CPU通过总线与内存或I/O端口之间，进行一个字节数据交换所进行的操作，称为一次总线操作，相应于某个总线操作的时间即为总线周期。2.58086/8088系统时序

2.5.1指令周期、总线周期及时钟周期

时钟周期：时钟周期是微机系统工作的最小时间单元，它取决于系统的主频率，系统完成任何操作所需要的时间，均是时钟周期的整数倍。一个基本的总线周期由4个T状态组成.

2.5.28086/8088系统的时序时序是计算机操作运行的时间顺序。通过研究时序可以进一步了解在微机系统的工作过程中，CPU各引脚上信号之间的相对时间关系。由于微处理器内部电路、部件的工作情况，用户是看不到的，通过检测CPU引脚信号线上，各信号之间的相对时间关系，是判断系统工作是否正常的一种重要途径；可以深入了解指令的执行过程2.58086/8088系统时序

2.5.3典型的8086/8088时序分析指令所执行的操作，可以分为内部操作和外部操作。不同的指令其内、外部操作是不相同的，但这些操作可以分解为一个个总线操作。即总线操作的不同组合，就构成了不同指令的不同操作，而总线操作的类型是有限的，我们如果能够明确不同种类总线操作的时序关系，且可以根据不同指令的功能，把它们分解为不同总线操作的组合，那么，任何指令的时序关系，我们就都可以知道了。

1．最小模式下的典型时序

CPU为了与存贮器或I/O端口进行一个字节的数据交换，需要执行一次总线操作，按数据传输的方向来分，可将总线操作分为读操作和写操作两种类型；按照读/写的不同对象，总线操作又可分为存贮器读/写与I/O读/写操作，2.58086/8088系统时序

最小模式下的总线读操作时序:

2.58086/8088系统时序

最小模式下的总线写操作时序:

2.58086/8088系统时序

中断响应周期(对可屏蔽中断)

2.58086/8088系统时序

系统的复位和启动操作（对最大小模式都一样）：8086/8088的复位和启动操作，是通过RESET引脚上的触发信号来执行的，当RESET引脚上有高电平时，CPU就结束当前操作，进入初始化（复位）过程，包括把各内部寄存器（除CS）清0，标志寄存器清0，指令队列清0，将FFFFH送CS。重新启动后，系统从FFFF0H开始执行指令。重新启动的动作是当RESET从高到低跳变时触发CPU内部的一个复位逻辑电路，经过7个T状态，CPU即自动启动。2.58086/8088系统时序

2．最大模式下的典型时序最大模式下的总线读周期：2.58086/8088系统时序

2．最大模式下的典型时序最大模式下的总线写周期：2.68086中断系统

2.6.1中断分类及中断类型码中断源引起中断的原因或发出中断请求的设备称为中断源。

1.中断的分类中断共分为两类：硬件中断和软件中断。硬件中断指通过外部的硬件产生的中断，硬件中断又可分为两类：可屏蔽中断和不可屏蔽中断。不可屏蔽中断：由NMI引脚引入，它不受中断允许标志的影响。可屏蔽中断：由INTR引脚引入，它受中断允许标志的影响，可屏蔽中断可有多个，一般是通过优先级排队，从多个中断源中选出一个进行处理。软件中断（内部中断）指根据某条指令或者对标志寄存器中某个标志的设置而产生，它与硬件电路无关。2.68086中断系统

2.6.1中断分类及中断类型码

2.68086中断系统

2.6.1中断分类及中断类型码

2.中断类型码8086为每个中断源分配了一个中断类型码，其取值范围为0～255，即可处理256种中断。其中包括软件中断，系统占用的中断以及开放给用户使用的中断。

2.6.2中断向量和中断向量表中断向量：把各个中断服务子程序的入口都称为一个中断向量；中断向量表:将这些中断向量按一定的规律排列成一个表，就是所谓的中断向量表，当中断源发出中断请求时，即可查找该表，找出其中断向量，就可转入相应的中断服务子程序。2.68086中断系统

2.6.2中断向量和中断向量表

8086中断系统中的中断向量表是位于0段的0～3FFFH的存贮区内，每个中断向量占四个单元，其中前两个单元存放中断处理子程序的入口地址的偏移量（IP），低位在前，高位在后；后两个单元存放中断处理子程序入口地址的段地址（CS），也是低位在前，高位在后。中断类型号*4可计算某个中断类型的中断向量在整个中断向量表中的位置。如类型号为20H，则中断向量的存放位置为20H×4＝80H。当系统响应20H号中断时，会自动查找中断向量，找出对应的中断向量装入CS、IP，即转入该中断服务子程序。2.68086中断系统

2.6.3中断响应过程与时序

1.中断响应过程硬件中断的响应过程：CPU在INTR引脚上接到一个中断请求信号，如果此时IF＝1，CPU就会在当前指令执行完以后开始响应外部的中断请求，这时，CPU在引脚INTA连续发两个负脉冲，外设在接到第二个负脉冲以后，在数据线上发送中断类型码，接到这个中断类型码后，CPU做如下动作：(1)将中断类型码放入暂存器保存；(2)将标志寄存器内容压入堆栈，以保护中断时的状态；(3)将IF和TF标志清0，目的是防止在中断响应的同时又来别的中断，而将TF清0是为了防止CPU以单步方式执行中断处理子程序。2.68086中断系统

2.6.3中断响应过程与时序特别提醒:因为CPU在中断响应时自动关闭了IF标志，因此用户如要进行中断嵌套时，必须在自己的中断处理子程序中用开中断指令来重新设置IF；(4)保护断点，断点指的是在响应中断时，主程序当前指令下面的一条指令的地址。因此保护断点的动作就是将当前的IP和CS的内容入栈，保护断点是为了以后正确地返回主程序；(5)根据取到的中断类型码，在中断向量表中找出相应的中断向量，将其装入IP和CS，即呆自动转向中断服务子程序。对NMI进入的中断请求，由于其类型码固定为2，因此CPU不用从外设读取类型码，也不需计算中断向量表的地址，只要将中断向量表中0000：0008H～0000：000BH单元内容分别装入IP和CS即可。

2.68086中断系统

2.68086中断系统

2.6.4软件中断 即通过中断指令来使CPU执行中断处理子程序的方法，特点如下：中断类型码由指令提供，不需执行中断响应总线周期，也不受IF标志的影响；正在执行软件中断时，若来NMI，则立即响应，若来可屏蔽中断，只要条件允许（如IF＝1，当前指令执行完）也可响应；软件中断，由于其处理程序是定位装配的（中断向量表），又可方便地用INTn指令调用，因此在使用中和一般的子程序没有两样，并且原则上是0～255种类型均可使用。

具体使用方法是在程序里直接用指令INTn

2.78086的存储器组织和I/O组织

2.7.18086系统的存储器组织

1．存储器基本结构地址空间：8086系统有20根地址线，因此其存储器的最大容量为1MB。对应的地址范围：00000H~FFFFFH

数据存储格式：每个存储单元存储一个字节的数据；两个相邻的字节定义为一个字；每一个字的低字节存放在低地址中，高字节存放在高地址中，并以低字节地址作为字地址。先存低，再存高；若字地址为偶地址，则称为对准字存放，存取一个字只需一个总线周期；若字地址为奇地址，则称为非对准字存放，存取一个字需两个总线周期。对存储器编址来说，要求字编址的地址应能被2整除；双字编址能被4整除；字节编址无要求。

2.78086的存储器组织和I/O组织

2.7.18086系统的存储器组织

2．存储器地址的分段将8086可寻址1MB的存储器空间，但是8086的内部寄存器，包括指令指针和堆栈寄存器都是16位的，显然用寄存器不能直接对1M的内存空间进行寻址，为此引入了分段的概念，一个段最多可为64K字节。我们称之为逻辑段的划分，每个逻辑段最多包含64KB。段之间可相互独立，也可连续排列或相互重叠，通常在程序设计中，一个程序可有代码段、数据段、堆栈段和扩展数据段，各段的段地址分别由CS(Codesegment)、DS(datasegment)、SS（stacksegment）、ES(extrasegment)这4个段寄存器给出。这样内存的某一单元就由段地址和段内偏移地址构成。

2.78086的存储器组织和I/O组织

2.7.18086系统的存储器组织段地址：每个逻辑段的段基址是一个能被16整除的数（即段起始地址的最低4位是“0”）。CS、DS、ES、SS存放段基址。偏移地址：相对段基地址的偏移量，通常指令代码的偏移量存放在IP，数据的偏移量存放在通用寄存器中。

2.78086的存储器组织和I/O组织

2.7.18086系统的存储器组织

3．物理地址的形成逻辑地址：由段地址和偏移量两部分组成，在程序中使用；物理地址；存储单元的实际地址。20位物理地址=段基地址×24（左移4位）+偏移地址

4．8086存储器分体结构

8086系统将1M的存储空间按奇地址和偶地址分成两个512KB的存储体。D7~D0奇地址存储体SELA18~A0D7~D0偶地址存储体SELA18~A0数据DB7～DB0总线DB15～DB8

2.78086的存储器组织和I/O组织

2.7.28086系统的I/O组织

8086系统和外部设备进行数据通讯的连接电路叫做接口，这个接口就是I/O芯片上的一个或若干个端口。每个端口都有独立的地址，分别对应芯片内的一个寄存器或一组寄存器。端口号取值范围：0000H~FFFFH（64K）。两个端口编号相邻的8位端口可组成一个16位端口。因此，指令系统中的I/O指令，可访问8位或16位端口。系统设计时，端口地址可以独立编址也可以统一编址，如果采用统一编址，则端口地址占用内存地址，好处是访问端口就像访问内存一样，指令可以用访问内存的指令。一般情况下，8086系统采用独立编址，这样不占用内存地址，但是需要单独的访问端口的指令。

2.8计算机总线技术

一般来说，总线就是一组线的集合，它定义了各引线的电气、机械、功能和时序特性，使计算机系统内部的各部件之间以及外部的各系统之间建立信号联系，进行数据传递。采用总线标准的目的主要是用户可以把不同生产厂制造的各种型号的模板或设备用一束标准总线互相连接起来，因而可方便地按各自需要构成各种用途的计算机系统。采用总线标准设计、生产的计算机模板和设备具有很强的兼容性，因为接插件的机械尺寸，各引脚的定义，每个信号的电气特性和时序等都遵守统一的总线标准。按照统一的总线标准设计和生产出来的计算机模板和设备，经过不同的组合，可以配置成各种用途的计算机系统，在此基础上设计的软件具有很好的兼容性，便于系统的扩充和升级。另外，采用总线标准设计的系统便于故障诊断和维修，同时也降低了生产和维护成本。这些都促进了计算机系统的开发和应用。2.8计算机总线技术

2.8.1总线的分类

总线的分类方法比较多，不同的分类方法，总线有不同的名称。按照总线内部信息传输的性质，总线可以分为数据总线、地址总线、控制总线；依据总线在系统结构中的层次位置，一般把总线分为：片内总线、内部总线和外部总线；按照总线的数据传输方式，总线又可以分为串行总线和并行总线；根据总线的传输方向又可以分为单向总线和双向总线。

1.数据总线、地址总线、控制总线按总线中信息传输的性质，通常可以把总线分为数据总线DB、地址总线AB、控制总线CB、和电源总线PB四部分。数据总线是双向三态形式的总线，既可以把CPU的数据传送到存储器或I/O接口等其它部件，也可以将其它部件的数据传送到CPU。数据总线的位数是微型计算机的一个重要指标，通常与微处理的字长相一致。

2.8计算机总线技术

2.8.1总线的分类

地址总线的位数决定了CPU可直接寻址的内存空间大小，比如16位微型机的地址总线为20位，其可寻址空间为1MB。

2.片内总线、内部总线和外部总线

(1)片内总线片内总线是在集成电路的内部，用来连接各功能单元的信息通路。如CPU芯片内部的总线，是连接ALU、寄存器、控制器等部件的信息通路，这种总线一般由芯片生产厂家设计，计算机系统设计者并不关心。

(2)内部总线内部总线又称为系统总线或板级总线，用于计算机系统内部的模板和模板之间进行通信的总线。系统总线是微机系统中最重要的总线，人们平常所说的微机总线就是指系统总线，如STD总线、PC总线、ISA总线、PCI总线等。通常把各种板、卡上实现芯片间相互连接的总线称为片总线或元件级总线。2.8计算机总线技术

2.8.1总线的分类

(3)外部总线如RS-232-C总线，IEEE-488总线等。外部总线标准的机械要素包括接插件型号和电缆线，电气要素包括发送与接收信号的电平和时序，功能要素包括发送和接收双方的管理能力、控制功能和编码规则等。

3.并行总线和串行总线计算机的内部总线一般都是并行总线，而计算机的外部总线通常分为并行总线和串行总线两种。比如IEEE-488总线为并行总线，RS-232-C总线为串行总线。并行总线的优点是信号线各自独立，信号传输快，接口简单；串行总线的优点是电缆线数少，便于远距离传送。2.8计算机总线技术

2.8.2总线主要性能指标

一种总线性能的高低是可以通过一些性能指标来衡量的。一般从如下几个方面评价一种总线的性能高低：①总线时钟频率：总线的工作频率，以MHz表示，它是影响总线传输速率的重要因素之一。②总线宽度：又称总线位宽，是总线可同时传输的数据位数，用bit(位)表示，如8位、16位、32位等。显然，总线的宽度越大，它在同一时刻就能够传输更多的数据。影响总线传输速率的因素有总线宽度、总线频率等。一般的，总线带宽(MB/s)=1/8×总线宽度×总线频率以上公式主要是针对并行总线，而串行总线与并行总线的计算方式稍有不同。但串行总线可以凭借高频率的优势获得高带宽。而为了弥补一次只能传送一位数据的不足，串行总线常常采用多条管线(或通道)的做法实现更高的速度。通常地址总线与数据总线在物理上是分开的两种总线。2.8计算机总线技术

2.8.3总线标准与规范

随着微型计算机的广泛应用，不同用户对微机系统功能的要求各不相同。这就要求各厂家生产的芯片和插件板/卡能相互兼容。这就要求微机系统总线采用统一的标准，以便各计算机零部件生产厂商生产面向总线标准的计算机零部件。

1.总线的标准所谓总线标准就是对系统总线的插座尺寸、引线数目、信号和时序所作的统一规定。这样为了提高计算机系统的通用性、灵活性和扩展性，计算机的各部件采用模板化结构，再通过总线把各模板连接起来，称之为总线的模板化结构，其核心是设计若干块通用的功能模板。一般的，总线标准主要包括以下几方面的特性：机械特性、时间特性

2.8计算机总线技术

2.8.3总线标准与规范

2.总线的模板化结构工业控制计算机是面向工业生产过程的，不同行业的生产过程使用不同的原料，生产不同的产品，即使生产同一产品的生产过程，也有设备和工艺的区别。由于采用了模板化结构，方便了用户的选用。所以模板化设计的总线结构提高了系统的灵活性、通用性和扩展性。模板化设计也为系统的维修提供了方便。由于模板的总线端都加了驱动和隔离，故障不会扩散到系统中的其它模板上。2.8计算机总线技术

2.8.4常用内部总线

内部总线是计算机内部各功能模板之间进行通信的通道，是构成完整的计算机系统的内部信息枢纽。STD总线，PC总线，VME总线，MULTIBUS总线，UNIBUS总线等。这些总线标准都是在一定的历史背景和应用范围内产生的。

1.STD总线

STD总线是美国PRO-LOG公司1978年推出的一种工业标准微型计算机总线，STD是STANDARD的缩写。STD总线定义了一个8位微处理器总线标准，其中有8根数据线、16根地址线、控制线和电源线等，可以兼容各种通用的8位微处理器，如8080、8085、6800、Z80、NSC800等。

2.PC系列总线

PC总线是IBMPC总线的简称，PC总线因IBM及其兼容机的广泛普及而成为全世界用户承认的一种事实上的标准。2.8计算机总线技术

2.8.4常用内部总线

3.ISA总线该I/O扩展槽是在系统板上安装的系统扩展总线与外设接口的连接器。当时XT机的数据位宽度只有8位，地址总线的宽度为20根。在80286阶段，以80286为CPU的AT机一方面与XT机的总线完全兼容，另一方面将数据总线扩展到16位，地址总线扩展到24根。IBM推出的这种PC总线成为8位和16位数据传输的工业标准，被命名为ISA(IndustryStandardArchitecture)。

ISA总线的数据传输速率为8MB/s，最大传输速率为16MB/s，寻址空间为16MB。它在早期的62线PC总线的基础上再扩展一个36线插槽形成的，分成62线和36线两段，共计98线。地址线、数据线、控制线、时钟线和电源线。2.8计算机总线技术

2.8.4常用内部总线

4.MCA总线由于ISA标准的限制，尽管CPU性能提高了，但系统总的性能没有根本改变。该标准定义系统总线上的数据宽度为32位，并支持猝发(burstmode)方式，使数据的传输速率提高到ISA的4倍，达33Mbps，地址总线的宽度扩展为32位，支持4GB的寻址能力，满足了386和486处理器的处理能力。MCA在一定条件下提高了I/O的性能，但它不论在电气上还是在物理上均与ISA不兼容，导致用户在MCA为扩展总线的微机上不能使用已有的许多I/O扩展卡。

5.ESIA总线

EISA具有MCA的全部功能，并与传统的ISA完全兼容，因而得到了迅速的推广。总线的时钟频率是33MHz，数据传输速率为33Mbps，并支持猝发传输方式。

2.8.4常用内部总线

6.PCI局部总线（PCI）微处理器的飞速发展使得增强的总线标准如EISA和MCA也显得落后。这种发展的不同步，造成硬盘、视频卡和其他一些高速外设只能通过一个慢速而且狭窄的路径传输数据，使得CPU的高性能受到很大影响。PCI总线(PeripheralComponentInterconnect，外围设备互连总线)是1992以Intel公司为首设计的一种先进的高性能局部总线。

2.8.4常用内部总线

6.PCI局部总线（PCI）

2.8.5常用外部总线

外部总线又称为通信总线，用于计算机之间，计算机与远程终端，计算机与外部设备以及计算机与测量仪器仪表之间的通信。该类总线不是计算机系统已有的总线，而是利用电子工业或其他领域已有的总线标准。外部总线又分为并行总线和串行总线，并行总线主要有IEEE-488总线，串行总线主要有RS-232-C、RS-422、RS-485、IEEE1394以及USB总线等，在计算机接口、计算机网络以及计算机控制系统中得到了广泛应用，下面主要介绍IEEE-488并行总线、RS-232-C和RS-485串行总线。

1.IEEE-488总线当用IEEE-488总线标准建立一个由计算机控制的测试系统时，不用再加一大堆复杂的控制电路，IEEE-488总线以机架层叠式智能仪器为主要器件，构成开放式的积木测试系统。因此IEEE-488总线是当前工业上应用最广泛的通信总线之一。

2.8.5常用外部总线

2.RS-232-C总线

RS-232-C总线是一种串行外部总线，专门用于数据终端设备DTE和数据通信设备DCE之间的串行通信，是1969年由美国电子工业协会(EIA)从CCITT远程通信标准中导出的一个标准。当初制定该标准的目的是为了使不同生产厂家生产的设备能够达到接插的“兼容性”。RS-232-C25个引脚只定义了20个。通常使用的RS-232-C接口信号只有9根引脚，即常用的9针串口引线如图所示，其插头插座在RS-232-C的机械特性中都有规定。

2.8.5常用外部总线

3.RS-485标准接口

RS-485是一种多发送器的电路标准，它是RS-422A性能的扩展，是真正意义上的总线标准。它是差分驱动(发送器)电路，在发送控制允许(高电平)的情况下，TXD端的TTL电平经发送器转换成RS-485标准的差分信号，送至RS-485总线。同样RS-485总线上的差分信号，在接收允许(低电平)的情况下，经接收器转换后变成TTL电平信号，供计算机或设备接收。

2.8.5常用外部总线

4.通用串行总线(USB)

通用串行总线USB的规范是IBM、Compaq、Intel、Microsoft、NEC等多家公司联合制订的。现在最为流行的是USB1.1和USB2.0标准。在USB2.0版本中推出了高速(HighSpeed)模式将USB总线的传输速度提高到了480Mbps的水平。2.980286微处理器

80286是1982年由美国Intel公司推出的一种超级16位微处理器，是8086／8088系统的改进和扩充，比8086／8088在速度和性能上都有较大的提高。80286具有8086／8088的基本结构，同时增强了存储管理及保护虚地址部件。它的指令系统包含了8086／8088的全部指令，同时增强了某些指令的功能，扩充了部分指令。80286系统比8086／8088系统扩大了内存容量．增加了存储和任务的保护．提高了处理速度和吞吐量，80286系统的软件是与8086／8088系统的软件向上兼容的。2.980286微处理器

2.9.180286CPU的内部结构：2.980286微处理器

2.9.2

80286芯片引脚功能

80286微处理器封装在68条引脚的正方形管壳中，采用四面引脚PDIP的封装方式2.980286微处理器

2.9.3

80286保护方式与多任务

1.虚拟地址管理

80286的能力只有在保护虚地址管理方式下才能充分发挥出来。保护方式是集实地址方式的能力、存储管理、对虚拟存储器的支持及对地址空间的保护为一体而建立起来的一种特殊工作方式,80286在加电或复位时就进入实地址方式，通过使用指令LMSW置CPU状态字MSW中的PE位，可使微处理器从实地址方式进入保护虚地址方式。

2.特权保护所谓特权就是指在存储器访问中所拥有的优先权。在多任务下，为不同的用户、不同的任务、甚至不同的过程设置优先权，可以有效地防止系统的混乱。

2.980286微处理器

2.9.3

80286保护方式与多任务

3.多任务系统

80286微处理器在保护模式下工作的主要特点就是具有严格的存储管理和任务管理功能，支持多任务操作。80286本身并不能同时执行多个程序，只是在操作系统的调度下，将80286的执行时间进行划分，分别分配给不同的任务，各任务是分时、间隔运行的。80286的任务状态段TSS是保护方式下使用的一种特殊段，对于每一个任务，都对应一个任务状态段TSS。任务的定义、转换，都是通过对TSS的管理来实现的。2.1080386微处理器

1985年10月，Intel公司推出了与8088/8086/80286相兼容的高性能的32位微处理器80386，它是为满足高性能的应用领域与多用户、多任务操作系统的需要而设计的。它的发布标志着微处理器自此从16位迈入了32位时代。80386集成了275万个晶体管，对外引脚132条，采用陶瓷网格阵列(PGA)封装，工作频率为16MHz、20MHz、25MHz和33MHz。80386的种类包括80386DX、80386SX、80386SL、80386DL等。

2.10.1

80386的组成

它是三部分组成：中央处理部件CPU、存储管理部件MMU、总线接口部件BIU。

2.1080386微处理器

2.10.1

80386的组成2.1080386微处理器

2.10.1

80386的组成

1.中央处理部件CPU：它由指令部件和执行部件组成指令部件包括指令预取和指令译码两部分，各有一个队列，分别为指令预取队列和指令译码队列。指令预取用从存储器取出来的指令代码临时保存在指令预取队列中，然后见过指令译码的预译码后放入到已译码指令队列中，以供指令执行部件调用。执行部件由8个32位的通用寄存器、1个32位的算术运算单元、1个64位的桶形移位器和乘/除硬件。80386采用微程序控制方式，所有80386指令对应的微程序存放在其内部的控制存储器中。指令译码器从指令预取队列中取指令，将操作码译成与该指令操作码相对应的控制ROM的入口地址，并存入译码指令队列中，该队列可容纳3条已译码指令。2.1080386微处理器

2.10.1

80386的组成执行部件执行从译码指令队列中取出的已译码指令。它包含8个32位通用寄存器、32位的算术运算单元ALU、1个64位的桶形移位器和乘/除硬件。由于采用微程序技术，所以一条80386指令的执行过程实际是逐条执行该指令所对应的微程序中的微指令。出于缩短微指令宽度，即简化控制存储器电路的需要，微指令中广泛使用字段编译法，因此在行微指令的过程中还需要译码，即控制单元要对微指令的字段进行译码，产生一条指令操作的时序控制信号(即微操作信号)。80386的各个功能部件既能独立工作，又能与其他部件配合工作，因此80386可采用比8086并行度更高的流水线操作方式，总线接口部件、指令译码部件、执行部件及存储器管理部件四个部件并行工作，因此80386的指令流水线为4级。2.1080386微处理器

2.10.1

80386的组成

2.存储管理部件(MMU)存储管理部件由分段部件和分页机构组成，实现了从逻辑地址到物理地址的转换，既支持段式存储管理、页式存储管理，也支持段页存储管理。它存储器采用段、页式结构，80386首次将分页机制引入到80X86结构，每页大小为4KB。

3.总线接口部件功能总线接口部件通过数据总线、地址总线、控制总线来与外部环境联系，包括从存储器中预取指令、读写数据，从I/O端口读写数据，以及其他的控制功能。数据总线和地址总线都是32位的，由于它们是分开的，所以从存储器中存储数据最快也需要两个时钟周期内完成。2.1080386微处理器

2.10.1

80386的组成

4．80386的寄存器结构

80386微处理器共有7类34个寄存器，通用寄存器组、段寄存器、指令指针和标志寄存器、系统地址寄存器、控制寄存器、调试寄存器、测试寄存器。通用寄存器组：共有8个32位寄存器，EAX，EBX，ECX，EDX，ESP，EBP，ESI，EDI。它们由8086的16位寄存器扩展而来，它们的低16位与8086使用方法相同。段寄存器：共有6个16位的段寄存器CS、DS、SS、ES、FS、GS。其中CS、DS、SS、ES与8086的段寄存器完全相同，在实地址方式下，使用方法也与8086相同；在虚地址保护方式下，这些寄存器中的值是“段选择符”，需要查全局描述符表（GDT）或者局部描述符表（LDT）来获得段的基地址，再加上偏移地址才能得到线性地址。2.1080386微处理器

2.10.2

80386的引脚信号及功能

1.80386处理器的引脚信号

2.1180486微处理器

Intel80486是Intel公司1989年推出的32位微处理器。它采用了1mm制造工艺，内部集成了120万个晶体管。内外部数据总线是32位，地址总线为32位，可寻址4GB的存储空间，支持虚拟存储管理技术，虚拟存储空间为64TB。片内集成有浮点运算部件和8KB的cache（L1cache），同时也支持外部cache（L2cache）。整数处理部件采用精简指令集RISC结构，提高了指令的执行速度。此外，80486微处理器还引进了时钟倍频技术和新的内部总线结构，从而使主频可以超出100MHz。

2.11.1Intel80486微处理器内部结构

80486CPU内部包括总线接口部件、指令预取部件、指令译码部件、控制和保护测试单元部件、整数执行部件、分段部件、分页部件，以及浮点运算部件和高速缓存（cache）管理部件2.1180486微处理器

2.11.1Intel80486微处理器内部结构

2.1180486微处理器