CN112582004B 存储器系统、执行噪声消除的方法和计算机程序产品 （三星电子株式会社）

KR20140055119A,2014.05.09存储在存储器系统中。处理器运行计算机程序以：从连接到一条串选择线(SSL)的多个存储器和SSL被包括在存储器设备的存储器块中；将电网络通过将电压电平中的至少一个从第一电压电平改变为第二电压电平来对SSL执行噪声消2其中，所述存储器设备在所述存储器控制器的控制下操作机程序被存储在所述存储器控制器的所述内部存储器中或所述存储器设述存储器单元和所述SSL被包括在所述存储器设备的存储(c)使用所述神经网络，通过将所述存储器单元当中的被错误归入到第一群组的存储器单元的错误存储器单元的电压电平从与所述第一群组相对应的第一电压电平改变为与不同于所述第一群组的第二群组的存储器单元相对应的第二电压电平，来对所述SSL执行比较在对所述SSL执行噪声消除之前所述存储器单元中的每一个的误码率BER与在对所述SSL执行噪声消除之后所述存储器单元中的每在所述神经网络的推断模式期间执行电平跳过操作，其中基于所述有效性检查，识别在对所述SSL执行噪声消除之后所述BER将所识别的至少一个存储器单元的对应的电压电平恢复到在对所述SSL执行噪声消除和在对所述SSL执行噪声消除之后，对所述存储器单元的所述电压电平执行数据去归一在对所述SSL执行噪声消除之前，对所述存储器单元的所述电压电平执行电压电平均3储器块中的所述SSL是被包括在所述存储器块中的四条S述存储器单元和所述SSL被包括在所述存储器设备的存储(c)使用所述神经网络，通过将所述存储器单元当中的被错误归入到第一群组的存储器单元的错误存储器单元的电压电平从与所述第一群组相对应的第一电压电平改变为与不同于所述第一群组的第二群组的存储器单元相对应的第二电压电平，来对所述SSL执行比较在对所述SSL执行噪声消除之前所述存储器单元中的每一个的误码率BER与在对所述SSL执行噪声消除之后所述存储器单元中的每在所述神经网络的推断模式期间执行电平跳过操作，其中基于所述有效性检查，识别在对所述SSL执行噪声消除之后所述BER将所识别的至少一个存储器单元的对应的电压电平恢复到在对所述SSL执行噪声消除和在对所述SSL执行噪声消除之后，对所述存储器单元的所述电压电平执行数据去归一4在对所述SSL执行噪声消除之前，对所述存储器单元的所述电压电平执行电压电平均19.根据权利要求14所述的方法，其中，所提取的电压电平的数量对应于连接到所述5[0001]本发明构思的示例性实施例涉及被配置成使用神经网络执行噪声消除的存储器设备以及使用神经网络对存储器设备执行噪制造成本和性能。其中存储了多个位的数据的存储器单元可以称为多级(multi-level)存存储多个位可能降低每个电压状态的动态电压范围，使得存储器单元更容易受噪声的影的计算机程序被存储在存储器控制器的内部存储器中或存储器设备中。处理器被配置成：运行计算机程序以从连接到一条串选择线(stringselectline，SSL)的多个存储器单元压电平中的至少一个从第一电压电平改变成第二电压电平来对SSL执行噪声消除。第一电压电平被归入到第一群组(cluster)的存储器单元中，第二电压电平被归入到不同于第一[0004]根据示例性实施例，一种使用神经网络对存储器设从连接到一条串选择线(SSL)的多个存储器单元中的每一个提取电压电平，其中存储器单元和SSL被包括在存储器设备的存储器块中；将存储器单元的电压电平作为输入提供给神变成第二电压电平来对SSL执行噪声消除。第一电压电平被归入到第一群组的存储器单元程序产品包括计算机可读存储介质，该计算机可读存储介质具有通过其体现的程序指令。电平中的至少一个从第一电压电平改变成第二电压电平来对SSL执行噪声消除。第一电压6[0007]图1是示出根据本发明构思的示例性实施例的包括存储器系统的数据处理系统的[0011]图5是根据本发明构思的示例性实施例的图4的存储器单元阵列的存储器块的电[0013]图7是示出根据本发明构思的示例性实施例的对存储器块执行的连续噪声消除过[0014]图8是示出根据本发明构思的示例性实施例的用于执行噪声消除的残差神经网络[0015]图9是示出根据本发明构思的示例性实施例的与ResNet有关的相对于电压间隔[0016]图10是示出根据本发明构思的示例性实施例的使用神经网络对存储器设备执行[0017]图11是示出根据本发明构思的示例性实施例的对存储器块的特定电平执行噪声[0018]图12是根据本发明构思的示例性实施例的包括非易失性存储器系统的计算系统7[0024]图1是示出了根据本发明构思的示例性实施例的包括存储器系统的数据处理系统属氧化物半导体场效应晶体管(metal-oxide-semiconductorfield-effecttransistor，MOSFET)的阈值电压的改变来存储数据的存储器，并且可以包括例如NAND和NOR闪速存储在例如移动设备上的片上系统(system-on-chip，SoC)应用处理器(applicationprocessor，AP)或者被包括在计算机系统中的中央处理单元(centralprocessingunit，[0029]非易失性存储器系统200可以包括例如存储器控制器210和非易失性存储器设备成内部命令和内部时钟信号，并将内部命令和内部时钟信号提供给非易失性存储器设备220。非易失性存储器设备220可以响应于内部命令将写入数据存储在存储器单元阵列中，或NOR闪速存储器、磁阻随机存取存储器(magnetoresistiverandom-accessmemory，8[0031]图2是根据本发明构思的示例性实施例的图1的非易失性存储器设备220的详细框[0032]参考图2，非易失性存储器设备220可以包括例如存储器单元阵列221、控制逻辑[0033]存储器单元阵列221可以连接到一条或更多条串选择线(stringselectline)器单元阵列221可以包括设置在多条字线WL和多条位线BL之间的交叉点处的多个存储器单[0034]控制逻辑222可以从存储器控制器210接收命令CMD(例如，内并且从存储器控制器210接收用于控制非易失性存储器设备220内的各种功能块的控制信辑222可以控制非易失性存储器设备22[0035]由控制逻辑222输出的各种控制信号可以提供给电压生成单元223、行解码器224[0036]电压生成单元223可以基于电压控制信号CTRL_vol生成用于对存储器单元阵列中，页缓冲器225可以作为输出存储在存储器单元阵列221中的数据的感测放大器来操作。制器210也可以称为控制器电路。存储器设备220可以在存储器控制器210的控制下执行写9[0042]存储器控制器210可以取决于从主机100接收的请求或内部指定的调度来控制存[0043]控制器核心121可以包括存储器控制核心122和机器学习核心123，并且这些核心和运行用于管理或操作存储器系统200的各种元[0044]机器学习核心123可以用于执行神经网络的训练和推断，该神经网络被设计成对备220的数据的高速缓冲存储器、或者临时存储主机100与存储器设备220之间的数据的缓[0046]在示例性实施例中，神经网络(诸如参考图8描述的神经网络)可以被包括在存储于存储器控制器210的内部存储器124或存储器设备220中的计算机程序中。包括神经网络常规读取操作期间，正被读取的存储在存储器设备220中的数据可以使用本地存储在存储[0049]主机接口块125可以向存储器控制核心122提供从主机100接收的第一请求REQ1。可以将第一请求REQ1转换成适用于存储器设备220的第二接口块126提供适合于存储器设备220的第二请求R[0053]当数据被完全写入时，存储器设备220可以向存储器接口块126发送第三响应控制核心122可以通过主机接口块125向主机100发送指示请求已完成的第求发送到存储器设备220。存储器接口块126可以将从存储器设备220接收的数据存储在内[0056]当接收到第三响应RESP3时，存储器接口块126可以向存储器控制核心122提供指通过主机接口块125向主机100发送第一响[0057]主机接口块125可以将存储在内部存储器124中的数据发送到主机100。在示例性[0058]图4和图5示出使用三维闪速存储器实施存储器系统200的示例。三维闪速存储器的存储器单元阵列221的实施方式。下面描述的存储器单元中的每一个可以是NAND存储器[0060]参考图4，根据示例性实施例的存储器单元阵列221包括多个存储器块BLK1至[0062]图5是根据本发明构思的示例性实施例的存储器块BLKi的电路图。图5示出图4的存储器单元阵列221中的存储器块BLK1至BLKz中的一[0063]存储器块BLKi可以包括多个单元串CS11至CS41和CS12至CS42可以在列方向和行方向上排列以形成列和行。单元串CS11至CS41和CS12至CS42中的每一个可以包括接地选择晶体管GST、存储器单元MC1至MC6和串选择晶体管SST。被包括在单元串CS11至CS41和CS12至CS42中的每一个中的接地选择[0064]多个单元串CS11至CS41和CS12至CS42的列可以分别连接到不同的串选择线SSL1串CS21和CS22的串选择晶体管SST可以共同连接到串选择线SSL2。单元串CS31和CS32的串[0065]多个单元串CS11至CS41和CS12至CS42的行可以分别连接到不同的位线BL1和BL[0066]多个单元串CS11至CS41和CS12至CS42的列可以分别连接到不同的接地选择线GSL1至GSL4。例如，单元串CS11和CS12的接地选择晶体管GST可以共同连接到接地选择线GSL1。单元串CS21和CS22的接地选择晶体管GST可以共同连接到接地选择线GSL2。单元串CS31和CS32的接地选择晶体管GST可以共同连接到接地选择线GSL3。单元串CS41和CS42的接地选择晶体管GST可以共同连接到接地选[0067]设置在从基底(或接地选择晶体管GST)起的相同高度处的存储器单元可以共同连元串CS11至CS41和CS12至CS42的接地选择晶体管GST可以共同连接到公共源极线C[0069]当在单个存储器单元中存储许多个位时，编程噪声可能导致存储的数据有误[0070]这里将参考图6至图11描述示例，其中整个存储器块上写入每单元6个位(6bits每单元5个位(5BPC)或每单元4个位(4BPC=64种状态(6个位的0和1的每种组合的状态)中的一种时，该存储器单元保存6个位的信相同群组(相同存储器单元级)中的存储器单元可以具有彼此基本相同的电压电平。例如，同的电压电平(25＝32)，或者在4BPC方案中，字线WL可以具有16个不同的电压电平(24=正确电压)。由于级(即，群组)对应于存储器单元的假定状态(并且由此对应于其位的内正它们电压中的误差来将出错的存储器单元[0076]本发明构思的示例性实施例旨在使用机器学习和深度学习工具隐式建模并随后施例可以用在具有128或256条字线或可被4整除的另一数量的字线的存储器四个四分之一(quarter)，每个四分之一包括25条垂直堆叠的字线WL(参见字线WL1至[0079]为了写入存储器块601，通过向与字线相连的存储器单元施加编程脉冲来连续写在该串选择线SSL上的其它先前编程的存储器单元的电压电平改变，这可能在稍后读取这WL7和串选择线SSL3的目标存储器单元被编程时，连接到相同串选择线SSL3的所有其他存压电平而连接到相同串选择线SSL3的相邻存储器单元(例如，受扰单元)具有低电压电平由于对于维持6BPC方案所需的64个电平中的每一个都有相对小的电压窗口(例如，每电平导致当从存储器单元阵列221读取数据时的大量错误。本发明构思的示例性实施例在存储器读取操作期间通过尝试将每条字线WL恢复到其在该字线WL被编程之后且相邻字线WL的[0082]图7是示出根据本发明构思的示例性实施例的对存储器块执行的连续噪声消除过[0083]图7所示的连续噪声消除过程在存储器块读取阶段期间执行，并且可以校正在存储器块写入阶段期间导致的误差。连续噪声消除过程接受带噪声的存储器块作为其输入，然后返回净化(cleaned)的存储器块(去噪的存储器块)作为其输出。净化的存储块将按每Ti接到正在对其执行连续噪声消除的带噪声的SSL的存储器单元的电压电平可以从带噪声的中的每一个的值可以在大约-3000毫伏到大约600至706可以首先对连接到Quarter0的串选择线SSL1执行，然后对连接到Quarter1的串选中作为输入(经由输入SSL)接收的存储器单元的所有电压电平被归一化到[-1,1]的范围。[0110]在示例性实施例中，使用包括净化的(去噪的)存储器块的电压电平的均值的(多的估计配置(placement)。可以通过对许多不同的存储器块取平均来估计带噪声的存储器[0111]例如，在操作703中，带噪声的电压电平分布的均值被校正为尽可能接近原始的[0112]即使在操作703中执行的电压电平均值校正不精确，均值之间的大部分差仍然可单元大约(10+noise_std)毫伏而不是(150+noise[0114]可以基于使用数据库的深度学习来执行噪声消除。深度学习是机器学习的子概络(recurrentneuralnetwork，RNN)和生成对抗网络(generativeadversarial[0116]参考操作705，尽管对存储器块执行噪声消除可以提供对一些存储器单元的误码行有效性检查，并且在推断期间执行基于有效性检查的结果的电平跳过(levelskip)操有效性检查可以通过检查每条字线WL上的每个电平并且比较在执行噪声消除之前的每个平跳过操作中，通过操作704期间执行的噪声消除已经变得更差的电压电平恢复到其在从[0122]图8是示出根据本发明构思的示例性实施例的在图7的操作704中使用的神经网络过程，其中仅学习噪声(例如，其中仅学习净化的数据和带噪声的数据之间的差)。例如，此在示例性实施例中仅测量电压的损耗(带噪声的单元电压和净化的单元电压之间的间在将结果作为下一层的输入传送之前执行非线性操作(例如，修正线性单元(Rectified[0127]层之间的箭头指示用于该层中的神经元的激活功能的类类为属于(6BPC方案的64个群组中的)第一群组，并且第二电压电平被归类为属于(6BPC方[0131]应当注意，此时这样的存储器单元的电压电平在存储器这种存储器单元的改变的(校正的)电压电平是在从存储器设备读出这样的存储器单元的及根据电平跳过操作705有意保持不变的任何数据)可以在从存储器设备读出之前被转换[0134]例如，图9中的曲线图示出了根据示例性实施例的损耗函数相对于字线中的电平[0135]图10是示出根据本发明构思的示例性实施例的使用神经网络对存储器设备执行