CN112687544B 鳍式场效应晶体管器件及其形成方法 （台湾积体电路制造股份有限公司）

US2015041905A1,2015.02.12本公开涉及鳍式场效应晶体管器件及其形除虚设栅极并通过去除沿虚设栅极的侧壁设置的第一栅极间隔件的上部来在电介质材料中形2通过去除所述虚设栅极并通过去除沿所述虚设栅极的侧壁设置的第一栅极间隔件的从所述上沟槽中去除所述胶层和所述功函数层，其中从所述上沟槽中去所述功函数层暴露所述栅极电介质层的设置在所述上沟槽在从所述上沟槽中去除所述胶层和所述功函数层之后，栅极电介质层的经暴露的上部上再次形成所从所述上沟槽中去除所述栅极电极材料，所述栅极电极材料的剩余部分形成栅极电在所述第一蚀刻工艺之后，执行第二蚀刻工艺以从所述上沟槽在用所述栅极电极材料填充所述栅极沟槽之前，从所述上沟槽中去除所述含硅帽盖栅极电极材料暴露所述胶层的设置在所述上沟槽中3在从所述上沟槽中去除所述栅极电极材料之后，执行第二湿在所述第二湿法蚀刻工艺之后，执行干法蚀刻工艺以去除所述栅极通过去除虚设栅极并通过去除围绕所述虚设栅极的第一栅极间隔件的上部来在电介在去除所述第一胶层、所述帽盖层和所述功函数层之后，在所述从所述上沟槽中去除所述栅极金属，所述栅极金属的位于所述下使用酸和第一氧化剂的第一混合物来执行第一湿法蚀刻工艺以选择性地去除所述第在所述第一湿法蚀刻工艺之后，使用含氟化物的化学物在所述第二湿法蚀刻工艺之后，使用碱和第二氧化剂的第二混使用含氟化物的化学物质、金属抑制剂、和氧化剂的混合物第二栅极间隔件，沿着所述第一栅极间隔件的侧壁延伸，与45过去除虚设栅极并通过去除围绕所述虚设栅极的第一栅极间隔件的上部来在电介质材料6[0013]下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用附图中的相同或相似的附图标记指代使用相同或相似的(一种或多种)材料通过相同或相似的方法形成的相同或相似的元件。7寸(CD)以及ILD层和上覆的掩模层的侧[0017]图1以透视图示出了FinFET30的示例。FinFET30包括衬底50和突出高于衬底50在鳍64中并且在栅极电介质66和栅极68的相对侧上。图1进一步示出了在后续图中使用的阶段的截面图。FinFET器件100类似于图1中的FinFET30，但是具有多个鳍和多个栅极结构。图2-图5示出了FinFET器件100沿横截面B-B的截面图。图6、图7A和图8-图21示出了碳氮化硅等或它们的组合形成，并且可以使用例如低压化学气相沉积(LPCVD)或等离子体[0021]可以使用光刻技术将掩模层图案化。通常，光刻技术利用光致抗蚀剂材料(未示余的光致抗蚀剂材料保护下面的材料(例如，在该示例中为掩摸层)免于随后的工艺步骤，8对准工艺，允许创建具有例如比使用单个直接光刻工艺可获得的间距更小的间距的图案。[0024]图4示出了在相邻的半导体鳍64之间形成绝缘材料以形成隔离区域62。绝缘材料除任何多余的绝缘材料，并且形成共面的隔离区域62的顶表面和半导体鳍64的顶表面(未[0025]在一些实施例中，隔离区域62包括在隔离区域62与衬底50/半导体鳍64之间的界的表面层的热氧化而形成的热氧化物，但是也可以使用其他适当的方法来形成衬里氧化9[0030]在其中生长(一种或多种)外延材料或外延结构(例如，异质外延结构或同质外延长与PMOS区域中的材料不同的材料可能是有利的。在各种实施例中，鳍64可包括硅锗(SixGe1-xVI化合物半导体等。例如，用于形成III-V化合物半导体的可用材料包括但不限于InAs、轴)的截面图。图7B和图7C示出了FinFET器件100在图7A的工艺步骤处但沿着横截面C-C的覆盖要保护免受等离子体掺杂工艺的FinFET区域。等离子体掺杂工艺可以在鳍64中注入N域65的部分可以在栅极68下方延伸并进入FinFET器件100的沟道区域。图6示出了LDD区域化学气相沉积(CVD)等之类的任何适当的沉积方法来形成第一栅极间隔件85和第二栅极间虚设栅极结构75之间和/或与虚设栅极结构75相邻，并且在凹槽中形成源极/漏极区域80。可以合并以形成连续外延源极/漏极区域80(见图7B)。在一些实施例中，相邻的鳍64的源的FinFET的区域。源极/漏极区域80可以具有从约1E19cm-3至约1E21cm-3范围内的杂质方形成电介质层91。电介质层91用作保护层以防止或减少ILD90在后续蚀刻工艺中的损[0045]随后执行实施例后栅极工艺(有时称为替换栅极工艺)以用有源栅极(也可称为替换栅极或金属栅极)来替换虚设栅极结构75的栅极68和栅极部)而基本上不侵蚀第二栅极间隔件87和电介质层91。在去除第一栅极间隔件85的上部之槽89U和下沟槽89L之间的界面86，该界面96与第一栅极间隔件85的其余的下部的上表面第一栅极间隔件85的其余的下部的相应的相对侧壁之间的距离)，并且具有约20nm和约89L的尺寸决定了金属栅极的尺寸和栅极电极结构中的示例性N型功函数金属包括形成的话)保护下面的功函数层94不被氧化。在一些实施例中，帽盖层96是通过诸如ALD、[0054]接下来，在帽盖层96上方或(如果省略帽盖层96)在功函数层94上方(例如，共形[0055]图11-图20示出了形成FinFET器件100的金属栅极的附加[0056]接下来参考图12，通过胶层回拉工艺(pull-backprocess)从栅极沟槽89的上沟间。湿法蚀刻工艺可以在约40℃至约70沿着栅极电介质层92并沿着下沟槽89L中的层94/96/98的弯曲上表面共形地形成胶层98刻工艺可以在约30℃至约70℃的温度下进行约5分钟至约10分钟的持续时间。在一些实施些实施例中，执行湿法蚀刻工艺作为第二胶层回拉工艺以从上沟槽89U中选择性地去除胶是氟化铵(NH4F)、氟化四正丁基铵((C7H6N2子层109和填充金属110的其余部分因此形成栅极接触1材料111具有选择性的蚀刻剂的蚀刻工艺来去除半导体材料111。在去除半导体材料111之[0069]图21示出了在电介质材料113代替半导体材料111之后的FinFET器件100的截面单起见，图22仅示出了FinFET器件100A的与金属栅极97A、97B和97C相邻的部分，例如，的栅极接触之间发生电短路的可能性。使用湿法蚀刻工艺从上沟槽89U去除各个层(例如，介质材料中形成栅极沟槽，该栅极沟槽包括在第一栅极间隔件的剩余下部之间的下沟槽，法蚀刻工艺以选择性地去除胶层的设置在上沟槽中的上部；以及在第二湿法蚀刻工艺之结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基中并且在所述栅极电介质层的经暴露的上部上再次形成述栅极电极材料暴露所述胶层的设置在所述上沟去除围绕所述虚设栅极的第一栅极间隔件的上部来在电介质材料中形成栅极沟槽，其中，二氧化剂的第二混合物来执行第三湿法蚀刻工艺以选择性地去所述第二栅极间隔件围绕并且从所述第一栅极间隔件的所述第一上表面延伸到所述第二