CN112750771B 鳍端部栅极结构及其形成方法 （台湾积体电路制造股份有限公司）

US2018145143A1,2018上同时形成第一虚设栅极堆叠和第二虚设栅极模保护第一虚设栅极堆叠的第二栅极电介质不2去除所述第一栅极电极和所述第二栅极电极以分别露出所述第一栅极电介质和所述去除所述第一栅极电介质，其中，所述第二栅极电介质在所分别在所述替换栅极电介质和所述第二栅极电介质上形成第一替换栅极电极和第二形成蚀刻掩模以覆盖所述第二栅极电介质，其中，所述蚀刻掩去除所述第三栅极电极以露出所述第三栅极电介质，其中，所述形成突出高于所述隔离区域的所述第一突出鳍，其中，所述3在突出鳍的第一部分和第二部分上同时形成第一虚设栅极堆叠和同时去除所述第一虚设栅极堆叠的第一栅极电极和所述第二虚设栅极堆叠的第二栅去除所述第一虚设栅极堆叠的第一虚设栅极电介质，其中分别在所述第一沟槽和所述第二沟槽中形成第一替换栅极堆其中，所述第二栅极堆叠包括彼此相对的第一侧壁和第二侧于所述第一氧化物层之上的第一高k电介质层，并且所述第二栅极电介质包括第二氧化物4层以及位于所述第二氧化物层之上的第二高k电介质层，并且所述第二氧化物层比所述第5注入或热扩散之类的掺杂工艺来掺杂的。可以将栅极电极的功函数调整为硅的带边缘[0003]具有多晶硅栅极电极的MOS器件表现出载流子耗尽效应，这也被称为多晶硅耗尽效应。当所施加的电场从靠近栅极电介质的栅极区域清除载流子时发生多晶硅耗尽效应，成包括延伸到沟槽中的金属栅极的替换栅极堆叠、以及然后执行化学机械抛光(CMP)工艺别在所述替换栅极电介质和所述第二栅极电介质上形成第一替换栅极电极和第二替换栅一栅极电极和所述第二虚设栅极堆叠的第二栅极电极，以分别形成第一沟槽和第二沟槽；6在所述第一沟槽和所述第二沟槽中形成第一替换栅极堆叠和示出了根据一些实施例的鳍式场效应晶体管(FinFET)和鳍端部栅极结构的形成中的中间[0013]下面的公开内容提供了用于实现本发明的不同特征的许多不同的实施例或示指示所讨论的各个实施例和/或配置之间的或多个)特征的关系。这些空间相关术语意在涵盖器件在使用或工作中除了图中所示朝向之外的不同朝向。装置可能以其他方式定向(旋转90度或处于其他朝向)，并且本文中所用的空间相关描述符同样可能被相应地解释。7示出了根据本公开的一些实施例的鳍式场效应晶体管(FinFET)和鳍端部结构的形成中的是例如掩埋氧化物(BOX)层、氧化硅层等。绝缘层设置在通常为硅衬底或玻璃衬底的衬底衬底20的顶表面。n型或p型杂质浓度可以等于或小于1018cm-3，例如，在约1017cm-3和约工艺404。相邻的STI区域24之间的衬底20的部分被称为半导体条带26。为了形成STI区域8[0021]接下来，将经图案化的硬掩模层30用作蚀刻掩模以蚀刻衬垫氧化物层28和衬底20，随后用(一种或多种)电介质材料填充衬底20中的所得沟槽。执行诸如化学机械抛光[0022]硬掩模层30的顶表面和STI区域24的顶表面可以基本上彼此齐平。半导体条带26是通过蚀刻STI区域24之间的衬底20的部分以形成凹槽，并且执行外延以在凹槽中再生长以使用其他材料。虚设栅极堆叠38中的每一个还可以包括虚设栅极电极42上方的一个(或29[0030]接下来，通过在凹槽50中(通过外延)选择性地生长半导体材料来形成外延区域[0033]图7A示出了在形成接触蚀刻停止层(CESL)58和层间电介质层(ILD)60之后的结构介质材料可以是基于氧化硅的材料，例如，氧化硅、磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃的截面图可以从图6B中的参考横截面100C-100C获得(除了CESL58和ILD60也在图7B中示域100IO可以是用于形成第二FinFET(可以是输入/输出(IO)FinFET)的器件区域。可以理极长度GL1可以小于栅极长度GL2。器件区域100IO中所示的结构的截面图可以从与所示的此是虚设栅极电介质。器件区域100IO中的栅极电介质40用作IOFinFET的功能栅极电介半导体鳍36和136突出高于相应的相邻STI区域24的顶表端部部分36B的相对侧壁并沿着相应的突出鳍端部部分36B的纵向方向(X方向)延伸，并且第三部分沿着相应的鳍端部部分36B的横向[0038]图8C示出了在去除虚设栅极电极之后的器件区域100C、100FE和100IO的截面图。器件区域100C、100FE和100IO去除硬掩模层44，并且在公共工艺中执行从器件区域100C、极电介质40完全从器件区域100C中的沟槽62去除。在蚀刻工艺期间，器件区域100FE和100IO中的栅极电介质40被保护不受蚀由于器件区域100C中的栅极间隔件46也暴露于用于蚀刻器件区域100C中的虚设栅极电介2的材料分别形成和/或具有不同的厚度。电介质层(IL)66和上覆的高k电介质层67A被统称100C和100IO中形成的相应FinFET是n型FinFET还是p型FinFET而选择的材料形成、或可以如，器件区域100C中的器件的有效氧化物厚度(EOT)较低以实现较快速度，并且厚度T3较质层40时，未从鳍端部器件区域100FE去除电介质层40。由于鳍端部部分36B的长度LE(图晶体管或纳米线晶体管)和相应的鳍端部栅极结构的形成中的中间阶段的截面图。除非另关于前面的图中所示的组件的形成工艺和材的形成工艺类似于图1-3和图4A所示的工艺，不同之处在于在执行图1至图3所示的工艺之[0051]图15示出了图14中所示的结构的顶视图。该顶视图也与图4B中所示的顶视图相间隔件82可以保护源极/漏极区域54在去除牺牲膜80时不受损坏，并且可以隔离随后形成[0055]在去除牺牲膜80时，沟槽62中剩余的电介质层40保护突出鳍的相应鳍端部部分电介质层67A和栅极电极70A。高k电介质层67A和栅极电极70A可以延伸到相邻的沟道层78[0057]图22B示出了从图22A所示的参考横截面22B-22B获得的参考横截面，并且该参考成源极区域和漏极区域；以及在第二虚设栅极堆叠的一侧形成另外的源极/漏极区域，其的第一高k电介质层，并且第二栅极电介质包括第二氧化物层以及第二氧化物层之上的第结构以实现本文介绍的实施例的相同目的和/或实现本文介绍的实施例的相同优点的基所述第二栅极电介质上形成第一替换栅极电极和第二替第二沟槽中形成第一替换栅极堆叠和第二替及位于所述第一氧化物层之上的第一高k电介质层，并且所述第二栅极电介质包括第二氧化物层以及位于所述第二氧化物层之上的第二高k电介质层，并且所述第二氧化物层比所