CN113054003B 集成芯片及形成其的方法 （台湾积体电路制造股份有限公司）

US2020013888A1,2020.0US2019088777A1,201US2010032758A1,201一种集成芯片包括上覆在隔离结构上的场间介电(ILD)层内，第一层间介电层上覆在衬底上。场板从第一ILD层的顶表面延伸到蚀刻停止2蚀刻停止层，在侧向上从所述栅极电极的上表面延伸到所述衬底的隔离结构，设置在所述衬底内且从所述衬底的所述前2.根据权利要求1所述的集成芯片，其中所述隔离结构包含第一材料且所述衬底包含多个接触件，设置在所述第一层间介电层内第一场板结构，从所述第一层间介电层的所述顶表面延伸到第二场板结构，从所述第一层间介电层的所述顶表面延伸到第二场板结构的至少一部分直接上覆在所述8.根据权利要求6所述的集成芯片，其中所述第二场板结构的外侧壁在侧向上在所述9.根据权利要求6所述的集成芯片，其中所述第一场板结构直接接触所述蚀刻停止层第一侧向扩散金属氧化物半导体场效晶体管器件，包括上覆在衬底上的第一栅极结第二侧向扩散金属氧化物半导体场效晶体管器件，包括第3漏极区，设置在所述第一侧向扩散金属氧化物半导体场第一场板，在侧向上在所述漏极区与所述第一栅极第一隔离结构，设置在所述衬底内，其中所述第一隔离结构在一场板的第一边缘直接上覆在所述第一隔离结构上，且在朝向所述第一栅极结构的方向第二隔离结构，设置在所述衬底内，其中所述第二隔离结构在12.根据权利要求10所述的集成芯片，其中所述第一隔离结构的下表面在所述垂直方13.根据权利要求10所述的集成芯片，其中所述第一隔离结构直接接触所述第一漂移多个接触件，设置在所述第一层间介电层内16.根据权利要求15所述的集成芯片，其中所述第一蚀刻停止层直接接触所述第一漂17.根据权利要求15所述的集成芯片，其中所述第一蚀刻停止层包含与所述第一隔离在衬底内形成隔离结构，其中所述隔离结构包执行植入工艺，以在所述衬底内形成漂移区，其中所述漂移区贴执行植入工艺，以在所述衬底内形成源极区及漏极区，其中所4在所述漂移区之上及在所述第一层间介电层内形成场板，其中所形成位于所述第一层间介电层内且上覆在所述衬底上的多个接触件，根据所述掩蔽层将所述衬底图案化，从而界定从所述衬底的前侧延伸5[0002]现今的集成芯片(integratedchip，IC)包括数百万或数十亿个形成在半导体衬场日益增大已导致对高电压晶体管(highvoltagetransistor)器件的使用显著增加。举述隔离结构包含介电材料且所述衬底包含与所述介电材料不同的衬底材料；执行植入工底内形成源极区及漏极区，其中所述漂移区在侧向上设置在所述源极区与所述漏极区之6[0007]图1示出具有位于掩埋隔离结构之上的场板(fieldplate)的高电压晶体管器件[0009]图3A到图3F示出包括高电压侧向扩散金属氧化物半导体场效晶体管(metal-oxidesemiconductorfield-effecttransistor，MOSFET)(laterallydiffused[0010]图4到图11示出形成包括高电压LDMOS器件的集成芯片的方法的一些实施例的剖上的场板的高电压LDMOS器件的方法的下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有附加特身表示所论述的各种实施例和/或配置之间在除图中所绘示的取向外还囊括器件在使用或操作中的不同取向。装置可具有其他取向(旋转90度或处于其他取向)，且本文中所使用的空间相对性描述语可同样相应地进行解[0015]为增加设置在单个衬底之上/上的高电压晶体管器件的数目，减小栅极电极与漏7区相邻的场板的边缘处累积。电场的这种累积可能会损坏衬底的晶格(crystallattice)极，栅极电极上覆在衬底上且位于衬底内的源极区与漏极区之间。接触件蚀刻停止层(contactetchstoplayer，CESL)从栅极电极的侧壁延伸到排列在栅极电极与漏极区之间的漂移区。场板位于上覆在衬底上的第一层间介电(inter-leve板的边缘处累积。掩埋隔离结构被配置成减轻和/或防止由于电场的累积而对衬底造成的[0017]图1示出具有位于隔离结构132之上的场板124的高电压晶体管器件100的一些实[0018]高电压晶体管器件100包括设置在衬底102内的源极区104及漏极区106。衬底102[0019]栅极结构116在于侧向上排列在源极区104与漏极区106之间的位置处上覆在衬底112在侧向上从源极区104延伸到相邻的漂移区114(或“漏极延伸区(drainextension可从沟道区112之上延伸到上覆在漂移区114的一部栅极电极110的上表面沿栅极电极110的侧壁及栅极介电层108的侧壁延伸到衬底102的上120被配置成在源极区104、漏极区106和/或栅极电极110与多条后道工艺(back-end-of-8the-line，BEOL)导电线(未示出)之间提供垂直连接，所述多条BEOL导电线上覆在接触件刻停止层122之上，其中蚀刻停止层122被配置成将场板124与漂移区114及栅极电极110隔能是由于电子趋向于聚集在导电体的外表面的边缘/拐角附近和/或由于边缘124e是场板此累积在场板124的边缘124e处和/或附近的高电场可不会对隔离结构132造成不利影响。的侧壁132sw周围流动且可平行于隔离结构132的下表面132ls流动。这转而可增大漂移区[0025]图2示出包括具有场板124的高电压侧向扩散MOSFET(LDMOS)器件200的高电压晶9[0028]栅极结构116在衬底102之上设置在于侧向上排列在源极区104与漏极区106之间316及第二LDMOS器件318的集成芯片300a的一些实施例的剖视图，第一LDMOS器件316及第二LDMOS器件318各自具有上覆在隔离结构132[0033]第一LDMOS器件316与第二LDMOS器件318在侧向上彼此相邻地设置且共享漏极区范围内的掺杂浓度，而本体区306可具有介于近似1016原子/cm3到1018原子/cm3范围内的掺移区114设置在高电压阱区304内。高电压阱区304可包括掺杂浓度介于约1014原子/cm3到区304的一部分，使得漂移区114被省略(未示出)且高电压阱区304在侧向上设置在源极区104与漏极区106之间并用作漂移区。浅阱区312设置在漏极区106周围且在侧向上在第一LDMOS器件316与第二LDMOS器件318之间间隔开。浅阱区312可例如包括第二掺杂类型(例[0036]包括第一掺杂类型(例如，p型)的深阱区302设置在衬底102内且直接设置在高电压阱区304下方。在一些实施例中，深阱区302可例如具有介于约1014原子/cm3到1016原子/cm3范围内的掺杂浓度或另一合适的掺杂浓度。深阱区302可被配置成增强高电压阱区304助于对第一LDMOS器件316和/或第二LDMOS器件318施加高电压。隔离结构132设置在衬底102内且贴靠漂移区114及浅阱区312。在一些实施例中，隔离结构132贴靠高电压阱区304(未示出)。隔离结构132包含与衬底102不同的材料且在侧向上设置在漏极区106与源极区设置在第一ILD层118内且上覆在衬底102的掺杂区上和/或上覆在设置在衬底102的顶表面[0038]图3B示出根据图3A所示集成芯片300a的一些替代实施例的集成芯片300b的剖视第一场板结构126的第一边缘上覆在隔离结构132上且第一场板结构126的第二边缘在侧向[0040]图3C示出根据图3A所示集成芯片300a的一些替代实施例的集成芯片300c的剖视[0041]浅沟槽隔离(STI)结构202从衬底102的上表面延伸到位于衬底102的上表面下方点在垂直方向上位于第二点下方。STI结构202被配置成将第一LDMOS器件316和/或第二LDMOS器件318与设置在衬底102之上和/或衬底102内的[0042]图3D示出根据图3A所示集成芯片300a的一些替代实施例的集成芯片300d的剖视[0044]图3E示出根据图3A所示集成芯片300a的一些替代实施例的集成芯片300e的剖视板124的边缘处的累积造成的不利影响的同时增大第一LDMOS器件316和/或第二LDMOS器件[0046]图3F示出根据图3A所示集成芯片300a的一些替代实施例的集成芯片300f的剖视电极110的接触件120上的导电线324设置在第三ILD层323内且在垂直方向上与第二ILD层接触区308上的接触件120)的顶表面及场板124的顶表面设置在分别沿第一实质上直的水[0048]图4到图11示出形成包括高电压LDMOS器件的集成芯片的方法的一些实施例的剖掩蔽层选择性地对衬底102进行蚀刻，以形成从前侧102f延伸到位于前侧102f下方的点的材料或上述的任意组合。在又一些实施例中，可在衬底102的前侧102f上形成浅沟槽隔离[0051]在一些实施例中，漂移区114和/或高电压阱区304可各自具有约2.0*1014原子/[0054]如图8的剖视图800中所示，在栅极结构116的侧壁周围形成侧壁间隔件结构31艺)侧壁间隔件层；以及对侧壁间隔件层执行图案化工艺以将侧壁间隔件层从水平表面移子/cm3子/cm3、介于约1015原子/cm3到1018原子/cm3范围内的掺杂浓度或一些其他合适的掺杂浓施例中，蚀刻停止层122从栅极电极110的上表面沿侧壁间隔件结构314的侧壁连续地延伸导电材料或上述的任意组合)填充所述多个开口；以及对导电材料执行平坦化工艺(例如，件120和/或场板124可各自通过单镶嵌工艺(singledamasceneproces[0058]在一些实施例中，场板124以直接上覆在隔离结构132的至少一部分上的方式形构在侧向上在栅极结构与漏极区之间间隔开。图9示出与动作1208的一些实施例对应的剖至少一部分直接上覆在隔离结构上。图11示出与动作1214的一些实施例对应的剖视图第一场板的第二边缘在侧向上与所述第一隔离结构的顶表面与所述第一场板的顶表面对齐，其中所述接触件与所述第一场板包含相同的材之间；在所述衬底之上形成第一层间介电(ILD)层；以及在所述漂移区之上及在所述第一他工艺及结构的基础来施行与本文中所介绍的实施例相同的目的和/或实现与本文中所介