CN113129958B 用于宽时钟频率范围命令路径的设备和方法 （美光科技公司）

US2018122440A1,2018.05.03用于宽时钟频率范围命令路径的设备和方法本发明公开了用于宽时钟频率范围命令路进一步配置成对所述命令进行解码以提供经解所述时钟的时钟频率的时钟频率信息而提供具有相对于接收所述经解码命令的延迟的延迟内对相应时钟频率范围将相应延迟提供到所述经2命令解码器，其经配置以接收命令且进一步经配置以对所述命令进行命令定时电路，其经配置以响应于时钟而接收所述经解码命令，且进一于指示所述时钟的时钟频率的时钟频率信息而提供具有相对于接收所述经解码命令的延多个命令定时路径，其各自经配置以接收所述经解码电路经配置以接收所述时钟并将所述时钟提供到所述多个命令定时路径中的命令定时路多个串联耦合的时控触发器电路，其经配置以响应其中所述多个串联耦合的时控触发器电路中的第一个经配置以接收所述经解码命令，且其中将延迟最多的时钟提供到所述多个串联耦合的时控触发器电路中的所述第一个，并将延迟最少的时钟提供到所述多个串联耦合的时控触发器电路4.根据权利要求3所述的设备，其中所述多个命令定时路径中的所述命令定时路径包5.根据权利要求1所述的设备，其中所述多个命令定时路径中的第一个包含第一数目6.根据权利要求1所述的设备，其中所述多个命令定时路径中的第一个针对第一时钟路径中的第二个针对第二时钟频率范围使用所述时钟的第二数目个时钟循环来提供相应7.根据权利要求6所述的设备，其中所述多个命令定时路径中的所述第一个提供小于数据输入/输出电路，其经配置以响应于由来自命令路径的输出命令启用而提供输出命令路径，其经配置以接收命令，并响应于时钟而将具有相对于接其中所述命令路径包含命令定时电路，所述命令定时电路经使用具有第一时钟频率范围内的时钟频率的所述时钟的第一数目个时钟循环将第一延迟3多个命令定时路径，其各自经配置以接收所述命令并时钟电路，其经配置以接收所述时钟，并基于所述10.根据权利要求8所述的设备，其中所述数据输入/输出电路经配置以接收读取数据并响应于来自所述命令路径的所述输出命令一延迟与所述命令解码器的命令解码器延迟12.根据权利要求11所述的设备，其中所述第二延迟也与所述命令解码器的所述命令命令解码器，其经配置以接收所述命令且对所述命令进行解码以将经解码命时延移位电路，其经配置以从所述命令定时电路接命令分配电路，其经配置以将具有所述定时偏移的所述命令分配到所述数据输入/输15.根据权利要求14所述的方法，其进一步包括针对所述时钟的第三时钟频率范围延16.根据权利要求14所述的方法，其中所述第一命令定时路径的第一延迟由所述时钟17.根据权利要求16所述的方法，其中所述第一时钟频率范围包含高于所述第二时钟18.根据权利要求14所述的方法，其进一步包括响应于第一频率信息而将所述时钟提4使所述命令延迟一定的延迟以每次提供输出命令以符合时延5[0002]在半导体存储器中，存储器的恰当操作是基于各种内部命令和时钟的正确定时会导致写入命令无意中被忽略或不正确的写入数据被提供到存储器(例如，写入数据与另一写入命令相关联)。可能需要内部时钟的正确定时的命令和用于正确操作的命令的另于较快半导体存储器的较高时钟频率，常规命令路径的时钟频率范围可能比期望的更有钟而接收经解码命令且进一步配置成提供具有基于指示所述时钟的时钟频率的时钟频率命令定时路径配置成提供对用于相应时钟频率范围的所述经解码命令置成接收所述时钟并使用具有第一时钟频率范围内的时钟频率的所述时钟的第一数目个6[0013]图6是根据本公开的实施例的图5的命令定时移位电路的操作期间的各种信号和特定实例不应解释为将本公开的范围限于这些特定实例。在其它情况下，尚未详细示出众指两个组件通过一个或多个中间组件耦合。施例可以与一个或多个其它公开的实施例组合形成新的提及。半导体装置100可包含但不限于动态随机存取存储器(Dynamicrandomaccess(SAMP)。来自位线BL或/BL的读取数据由感测放大器SAMP放大，且通过互补本地数据线7[0018]SERDES电路系统155可通过将写入数据去串行化且将高速读取数据串行化来支持[0019]半导体装置100可采用多个外部端子，所述多个外部端子包含耦合到命令和地址提供到命令控制电路115且被提供到内部时钟发生器122。内部时钟发生器122基于ICLK时钟电路基于WCK_t和WCK_c时钟产生内部数据时钟。内部数据时钟被提供到输入/输出电路160以对包含于所述输入/输出电路160中的电路的操作进行计时，例如被提供到输出电路(以及输入接收器)以对提供读取数据和/或接收写入数据进[0021]模式寄存器130可被编程以(例如，通过模式寄存器写入操作)存储可用于设置半部时钟CK_t和CK_c的时钟的时钟频率。时钟频率信息可用于基于时钟的时钟频率设置配含用于存储时钟频率信息的多用途命令(MP[0023]可通过命令/地址输入电路105将命令作为内部命令信号提供到命令控制电路8例如提供到输入/输出电路160的电路以接收和/或提供具有所要定时的数据。在本公开的[0024]当发出激活命令且行地址及时供应所述激活命令、列地址及时地供应读取命令时，从存储器阵列150中的对应于所述行地址和所述列地址的存储器单元读取所述读取数据被提供到读取/写入放大器和串行器/解串器155。读取数据通过输入/输出电路160从数据端子DQ输出到外部。从时钟端子外部提供的RDQS_t和RDQS_c时钟用于通过输入/输出电路160定时提供读取数据。外部端子DQ包含若干独立端子，每个独立端子提供与RDQS_t和数据选通信号一起供应到DQ垫的写入数据写入存储器阵列150中的对应于所述行地址和所据接收器接收写入数据。还将WCK_t和WCK_c时钟提供到外部时钟端子以用于对由输入/输出电路160的输入接收器接收的写入数据进行计时。写入数据通过输入/输出电路160供应到串行器/解串器155，并通过读取/写入放大器供应到待写入存储器单元MC中的存储器阵收与WCK_t和WCK_c时钟的时钟边沿[0027]电源端子还供应有电源电势VDDQ和VSSQ。电源电势VDDQ和VSSQ被供应到输入/输子的电源电势VDDQ和VSSQ可以是与供应到所述电源端子的电源电势VDD和VSS不同的电势。供应到电源端子的电源电势VDDQ和VSSQ用于输入/输出电路160，使得由所述输入/输出电[0029]命令路径200包含例如从命令和地址输入电路(例如，图1的命令和地址输入电路105)接收命令CMD的命令解码器210。命令解码器210对命令进行解码且提供用于存储器操9[0030]经解码命令由命令解码器210提供到命令定时电路220。命令定时电路220提供具钟CK的一个时钟循环)提供到命令定时电路220，并且所述命令定时电路220在小于n个tCK[0033]延迟线电路240延迟时延延迟命令CMDLAT以提供延迟命令DLCMDLAT。在本公开的一些实施例中，由延迟线电路240提供的延迟可对信号路径中的类似的延迟线电路的延迟[0034]延迟线电路240将延迟命令DLLCMD提供到偏移移位电路250。偏移移位电路250延[0035]偏移移位电路250将延迟命令DLDLLCMD提供到命令分配电路260(例如，命令树电命令可使得数据输入/输出电路270能够提供数据DATA作为数据DQ和/或接收数据DQ，其中[0036]命令路径200在命令传播通过待提供的路径时对作为具有所要定时的命令CMDOUT[0038]图3是根据本公开的实施例的命令定时电路300的框图。在本公开的一些实施例钟的时钟，例如CK_t和/或CK_c。命令定时路径310在提供活动CK时钟时将延迟添加到[0041]命令定时路径310中的每一个针对时钟频率范围基于时钟CK的相应数目的时钟循310可延迟CMDDEC命令以在接收CMDDEC命令之后提供DLCMDDEC命令第一数目个时钟循环命令定时路径310的相应延迟(和提供相应延迟的时钟循环的数目)可更好地适合于时钟CK钟频率范围使用时钟CK的不同数目个时钟循环tCK来提[0042]通过包含多个命令定时路径310，每个所述命令定时路径调适成用于相应的时钟频率范围，时钟定时电路300可适应广泛的时钟频率范围以在提供DLCMDDEC命令时将所要[0043]在本公开的一些实施例中，虽然由命令定时路径310中的每一个提供的延迟时间的命令定时路径将使用较多数目个时钟循环tC[0044]在本公开的一些实施例中，由命令定时路径310提供的延迟可与命令解码器延迟相关。例如，对于使用M个时钟循环tCK以将相应延迟提供到CMDDEC命令的命令定时路径路可以是例如基于CL时钟由CK时钟和/或延迟时钟计时的时控[0046]图4是根据本公开的实施例的命令定时电路400的框图。在本公开的一些实施例钟的时钟，例如CK_t和/或CK_c。命令定时路径410在提供活动CK时钟时将延迟添加到CMDDEC命令以提供延迟内部命令DLCMDDEC。未由时钟电路420提供活动CK时钟的命令定时路300的命令定时路径310和时钟电路320的描述基本上适用于命令定时路径410和时钟电定时移位电路中的每一个可包含相应数目个时控触发器电路411-413和延迟电路415-417，频率范围的所述CMDDEC命令的命令定时移位电路可包含更多数目个时控触发器和延迟电[0050]在操作中，命令定时路径410在提供活动CK时钟时通过经由串联耦合的时控触发到小于用于所述数个时钟循环tCK的时钟周期的总和的CMDDEC命令(以提供DLCMDDEC命[0052]命令定时移位电路500包含串联耦合的时控触发器电路502-508和串联耦合的延个由相对于输入时钟CLK具有不同延迟的相应时钟进行计时。不同延迟由串联耦合的延迟[0053]将参考图6描述命令定时移位电路500的操作。图6是根据本公开的实施例的命令CLK1时钟相对于CLK时钟延迟了1DL的延迟；CLK2时钟相对于所述CLK时钟延迟了2DL的延[0054]在时间T0处的CLK时钟的上升时钟边沿产生时间T1处的CLK3时钟的上升时钟边钟以提供CLK2时钟。在