CN113161326B 包含组合存储器的半导体组合件及其制造方法 （美光科技公司）

US2018366429A1,2018.包含组合存储器的半导体组合件及其制造本申请涉及包含组合存储器的半导体组合组合存储器装置的半导体装置及相关联的系统此上下堆叠的至少一个易失性存储器裸片和至2直接附接到所述裸片堆叠上的控制器装置，所述控制器装置配置成提供所述至少一个NV存储器裸片附接到所述易失性存储器裸片上和上方，所述所述至少一个易失性存储器裸片直接附接到所述控制器裸片上4.根据权利要求3所述的半导体封装，其中所述TSV包括至所述控制器裸片沿着横向方向突出超过所述裸片堆叠所述裸片堆叠在其周边边缘和相对边缘之间具有共所述至少一个易失性存储器裸片和所述至少一个NV存储器裸片各自在周边边缘和相所述至少一个易失性存储器裸片和所述至少一个NV存储器裸片的8.根据权利要求1所述的半导体封装，其中所述控制器装置配置成传递一开始存储在将所述数据存储在所述至少一个易失性存储器裸片或所述至少一个NV存储器裸片中的另9.根据权利要求1所述的半导体封装，其中所述至少一个易失性存储器裸片包括包含两个或更多个动态随机存取存储器DRAM裸片的附接到所述封装衬底上的竖直堆叠式组合VC存储器装3电耦合到所述封装衬底、所述至少一个DR器裸片，所述控制器裸片配置成提供所述裸片堆叠的外部接口并控制所述裸片堆叠的操其中所述裸片堆叠包含彼此附接且彼此上下竖直堆叠的所述所述至少一个DRAM裸片包括包含附接到所述控制器裸片上和上方的多个DRAM裸片的所述至少一个NV存储器裸片包含附接到所述HBM装置上和上方的至少一个NAND存储器其中所述裸片堆叠包含彼此附接且彼此上下竖直堆叠的所述16.根据权利要求15所述的半导体组合件，其中所述VC存储器装置包括直接附接到所18.根据权利要求16所述的半导体组合件，其进一步包括附接到所述半导体封装上的20.根据权利要求18所述的半导体组合件，其中所述半导体组合件包括衬底上晶片上4将第一存储器裸片附接在所述控制器裸片上方，其中所述第一存储将第二存储器裸片附接在所述第一存储器裸片上方并将其电耦合到所述第一存储器裸片的所述TSV，其中所述第二存储器裸片包含所述易失性存储器单元或所述NV存储器单将逻辑装置附接到所述封装衬底上，其中所述逻辑装置通过所述控制器裸5失性存储器裸片、配置成在电力不可用时保持非易失性(NV)数据的至少一个NV存储器裸6器单元或非易失性(NV)存储器单元中的任一者及电耦合到所述控制器裸片且远离所述控制器裸片延伸的硅穿通孔(TSV)；以及将第二存储器裸片附接在所述第一裸片上方并将其电耦合到所述第一裸片的所述TSV，其中所述第二裸片包含所述易失性存储器单元或所述[0010]图1B是根据本发明技术的实施例的沿图1A的线1B--1B截取的半导体装置组合件[0011]图2是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面[0012]图3是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面[0013]图4是根据本发明技术的实施例的竖直堆叠式组合存储器装置的示意性横截面[0017]根据本发明技术的半导体装置、封装和/或组合件的数个实施例可包含竖直堆叠如，逻辑裸片和/或衬底)上。NAND和/或DRAM裸片可包含和/或可以电耦合到硅穿通孔NAND裸片中的一或多个之间和/或在DRAM裸片中的一或多个和NAND裸片中的一或多个之间7其它逻辑装置(例如，逻辑装置或处理器，如应用处理器)和/或其它存储器装置(例如，机械连接器附接到组合件衬底104上。电气连接器还可将封装102电耦合到组合件衬底104合到封装衬底112。封装102可以是晶片上芯片(CoW)装置和/或组合件100可以是衬底上晶上下竖直堆叠的一或多个NV存储器裸片和一或多个DRAM裸片。VC存储器装置130还可包含具有竖直堆叠的NV存储器和DRAM裸片[0023]在一些实施例中，封装102可包含直接接触并包封VC存储器装置130、逻辑装置[0024]在一些实施例中，VC存储器装置130的高度126可匹配封装衬底112上的其它装置应于一组位置邻近的装置/组件的共同高度的[0025]图2是根据本发明技术的实施例的竖直堆叠式组合存储器装置200(“VC存储器装片204和易失性存储器裸片206。NV存储器裸片204可包含配置成跨电力重置/循环存储/保信息可以在输入电力去除时去除或改变。控制器裸片202可包含配置成控制NV存储器裸片8置成基于触发事件(例如，断电事件)促进存储在易失性存储器裸片206中的信息传递到NV合剂的附接机构210直接附接到控制器裸片202上和上方。易失性存储器裸片206可以直接[0029]在一些实施例中，直接裸片间连接212可允许外部装置(例如，图1B的逻辑装置202可配置成为易失性存储器裸片206和/或NV存储器裸片204提供外部介接功能。换句话些实施例中，TSV208可提供绕过控制器裸片202的有源电路系统并通过图1B的封装衬底112将易失性存储器裸片206和/或NV存储器裸片204连接到逻辑装9存储器裸片204的竖直堆叠组合的操作可以使用直接裸片间连接212和/或控制器裸片202由控制器裸片202处理。控制器裸片202可使用直接裸片间连接212来直接控制或操作易失[0033]上文所描述的VC存储器装置通过竖直堆叠易失性和NV存储器裸片而减少了覆盖[0035]图3是根据本发明技术的实施例的竖直堆叠式组合存储器装置300(“VC存储器装储器装置300可以类似于图2的VC存储器并且包含配置成跨电力重置/循环存储/保持信息的NV存储器单元。易失性存储器裸片306作用时存储/保持电荷的非永久性存储器单元。控制器裸片302可以类似于图2的控制器裸裸片302可进一步基于重新加载事件(例如，通电事件)将先前存储的信息恢复到易失性存裸片302可以附接在易失性存储器裸片306和/或NV存储器裸片30片(例如，控制器裸片302、易失性存储器裸片306和/或NV存储器裸片304)之间传递。TSV302可配置成为易失性存储器裸片306和/或NV存储器裸片304提供外部[0039]类似于VC存储器装置200，VC存储器装置300可包含对齐和/或具有一或多个匹配器裸片302可支持类似于上文所描述的VC存储器装置200的VC存储器装[0041]图4是根据本发明技术的实施例的竖直堆叠式组合存储器装置400(“VC存储器装储器装置400可以类似于图2的VC存储器装置200和/或图3的VC存储器存储器裸片406中的每一个可以类似于图2的易失性存储器裸片206，并且包含配置成在输图2的控制器裸片202，并且包含配置成控制NV存储器裸片404和/或易失性存储器裸片406事件(例如，断电事件)促进/控制存储在易失性存储器裸片406中的信息到NV存储器裸片片(例如，控制器裸片402、易失性存储器裸片406和/或NV存储器裸片404)之间传送。TSV片402直接与易失性存储器裸片406中的一或多个和/或NV存储器裸片404中的一或多个通置122)直接与易失性存储器裸片406中的一或多个和/或NV存储器裸片404中的一或多个通信。另外或替代地，控制器裸片402可配置成为易失性存储器裸片406和/或NV存储器裸片[0045]类似于VC存储器装置200，VC存储器装置400可包含对齐和/或具有一或多个匹配[0046]所述多个易失性存储器裸片406和所述多个NV存储器裸片404为VC存储器装置400器裸片404和控制器裸片402可支持类似于上文所描述的VC存储器装置200的VC存储器装置[0047]图5是根据本发明技术的实施例的示出制造半导体装置(例如，图2的VC存储器装在一起的至少一个易失性存储器裸片(例如，DRAM裸片)和至少一个NV存储器裸片(例如，[0049]在一些实施例中，提供VC存储器装置可包含组装或形成VC存储器装置。在框512控制器裸片、易失性存储器裸片和/或NV存储器裸片可以定位成使它们的中心部分与共同[0058]上文参考图1A-5所描述的半导体装置中的任一个可