CN113557613B 非易失性存储装置及其制造方法 （新唐科技日本株式会社）

2021.09.01PCT/JP2019/0504572019.12.24WO2020/179199JA2020.09.10US2010193850A1,2010.08.05US2017317143A1,2017.11.02在非易失性存储装置(100)中，在存储区域(60)内从下方起依次形成有第1下层金属布线内从下方起依次形成有第2下层金属布线(21)、第2上层金属布线(24)。第1、第2下层金属布线24)形成于同层。电阻变化元件(40)和中层金属2在上述存储区域内，从下方起依次形成有第1下层金属布在上述电路区域内，从下方起依次形成有第2下层金属布连接的第1过孔、与上述第1过孔连接的中层金属布线、与上述中层金属布线连接的第2过上述第1下层金属布线和上述第2下层金属布线是形上述第1上层金属布线和上述第2上层金属布线是形上述电阻变化元件及上述中层金属布线的上表面彼此及下表面上述电阻变化元件和上述中层金属布线形成于同一上述电阻变化元件的上表面和上述中层金属布线的上表上述电阻变化元件的上表面相对于上述基板的表面处于比上述中层金属布线的上表上述电阻变化元件的上表面相对于上述基板的表面处于比上述中层金属布线的上表在上述存储区域内，从下方起依次形成有第1下层金属布在上述电路区域内，从下方起依次形成有第2下层金属布连接的第1过孔、与上述第1过孔连接的中层金属布线、与上述中层金属布线连接的第2过上述第1下层金属布线和上述第2下层金属布线是形上述第1上层金属布线和上述第2上层金属布线是形上述电阻变化元件及上述中层金属布线的上表面彼此及下表面上述电阻变化元件和上述中层金属布线形成于同一上述电阻变化元件的上表面和上述中层金属布线的上表在上述存储区域内，从下方起依次形成有第1下层金属布在上述电路区域内，从下方起依次形成有第2下层金属布连接的第1过孔、与上述第1过孔连接的中层金属布线、与上述中层金属布线连接的第2过3上述第1下层金属布线和上述第2下层金属布线是形上述第1上层金属布线和上述第2上层金属布线是形上述电阻变化元件及上述中层金属布线的上表面彼此及下表面上述电阻变化元件的下表面相对于上述基板的表面处于比上述中层金属布线的上表8.一种非易失性存储装置的制造方法，上述非易失在上述存储区域内，从下方起依次形成第1下层金属布线、在上述电路区域内，从下方起依次形成第2下层金属布线、上述第1下层金属布线和上述第2下层金属上述第1上层金属布线和上述第2上层金属上述电阻变化元件的上表面和上述中层金属布线的上表面相对于上述基板的表面处线的上表面相对于上述基板的表面处于高度不同的位置且上述电阻变化元件的下表面和上述中层金属布线的下表面相对于上述基板的表面处在上述第1层间绝缘层的上述存储区域内形成第1下层金属布线，同时在上述第1层间绝缘层的上述电路区域内形成第2下层金属在包括上述第1下层金属布线及上述第2下层金属布线的上述第1层间绝缘层上形成第在上述第2层间绝缘层的上述存储区域内形成与上述第1下层金属布线连接的下部插在包括上述下部插塞的上述第2层间绝缘层上的上述存储区域内形成与上述下部插塞在包括上述电阻变化元件的上述第2层间绝缘层上形成第3层间在上述第2层间绝缘层及上述第3层间绝缘层的上述电路区域内形成与上述第2下层金4在包括上述电阻变化元件及上述中层金属布线的上述第3层间绝缘层上形成第4层间在上述第3层间绝缘层及上述第4层间绝缘层的上述存储区域内形成与上述电阻变化上述电阻变化元件的上表面相对于上述基板的表面处于比上述中层金属布线的上表10.一种非易失性存储装置的制造方法，上述非易失性存储装置包括形成于基板上的在上述存储区域内，从下方起依次形成第1下层金属布线、在上述电路区域内，从下方起依次形成第2下层金属布线、上述第1下层金属布线和上述第2下层金属上述第1上层金属布线和上述第2上层金属上述电阻变化元件的上表面和上述中层金属布线的上表面相对于上述基板的表面处线的上表面相对于上述基板的表面处于高度不同的位置且上述电阻变化元件的下表面和上述中层金属布线的下表面相对于上述基板的表面处在上述第1层间绝缘层的上述存储区域内形成第1下层金属布线，同时在上述第1层间绝缘层的上述电路区域内形成第2下层金属在包括上述第1下层金属布线及上述第2下层金属布线的上述第1层间绝缘层上形成第在上述第2层间绝缘层的上述存储区域内形成与上述第1下层金属布线连接的下部插在包括上述下部插塞的上述第2层间绝缘层上的上述存储区域内形成与上述下部插塞在包括上述电阻变化元件的上述第2层间绝缘层上形成第3层间在上述第2层间绝缘层及上述第3层间绝缘层的上述电路区域内形成与上述第2下层金在包括上述电阻变化元件及上述中层金属布线的上述第3层间绝缘层上形成第4层间5在上述第4层间绝缘层的上述存储区域内形成与上述电阻变化元件连接的上部插塞、内形成与上述中层金属布线连接的第2过孔、以及与上述第2过孔连接的第2上层金属布线上述电阻变化元件的上表面和上述中层金属布线的上表面上述电阻变化元件的厚度与上述中层金属布11.一种非易失性存储装置的制造方法，上述非易失性存储装置包括形成于基板上的在上述存储区域内，从下方起依次形成第1下层金属布线、在上述电路区域内，从下方起依次形成第2下层金属布线、上述第1下层金属布线和上述第2下层金属上述第1上层金属布线和上述第2上层金属上述电阻变化元件的上表面和上述中层金属布线的上表面相对于上述基板的表面处线的上表面相对于上述基板的表面处于高度不同的位置且上述电阻变化元件的下表面和上述中层金属布线的下表面相对于上述基板的表面处在上述第1层间绝缘层的上述存储区域内形成第1下层金属布线，同时在上述第1层间绝缘层的上述电路区域内形成第2下层金属在包括上述第1下层金属布线及上述第2下层金属布线的上述第1层间绝缘层上形成第在上述第2层间绝缘层的上述电路区域内形成与上述第2下层金属布线连接的第1过在包括上述第1过孔及上述中层金属布线的上述第2层间绝缘层上形成第3层间绝缘层在上述第2层间绝缘层及上述第3层间绝缘层的上述存储区域内形成与上述第1下层金在包括上述下部插塞的上述第2层间绝缘层上的上述存储区域内形成与上述下部插塞在上述第4层间绝缘层的上述存储区域内形成与上述电阻变化元件连接的第1上层金6上述电阻变化元件的下表面相对于上述基板的表面处于比上述中层金属布线的上表7的施加而电阻值可逆地变化的材料对数据进电信号而电阻值可逆地变化的性质、能够将与该电阻值对应的信息非易失性地存储的元y[0004]专利文献1中公开了一种非易失性存储元件，其中，电阻变化层在厚度方向上具xy[0006]图7是表示专利文献2中记载的以往的非易失性存储装置400的概略构成的一例的[0007]在存储区域60形成有电阻变化元件40，电阻变化元件40形成在第1下层金属布线8以往的电阻变化元件的厚度加上下部插塞的厚度后的性带来影响而在微细LSI的金属布线层间具备电阻变化元件的非易失性存储装置及其制造层金属布线和上述第2上层金属布线是形成于同层的金属布线；上述电阻变化元件及上述中层金属布线的上表面彼此及下表面彼此中的至少某一方彼此相对于上述基板的表面处者上述电阻变化元件的下表面和上述中层金属布线的下表面相对于上述基板的表面处于述基板的表面处于高度不同的位置且上述电阻变化元件的下表面和上述中层金属布线的LSI的金属布线层间具备电阻变化元件的非易失性存9[0023]图2A是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0024]图2B是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0025]图2C是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0026]图2D是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0027]图2E是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0028]图2F是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0029]图2G是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0030]图2H是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0031]图2I是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0032]图2J是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0033]图2K是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0034]图2L是表示有关第1实施方式的实施例的非易失性存储装置的制造方法的剖视[0036]图4A是表示有关第2实施方式的实施例的非易失性存储装置的制造方法的剖视[0037]图4B是表示有关第2实施方式的实施例的非易失性存储装置的制造方法的剖视[0038]图4C是表示有关第2实施方式的实施例的非易失性存储装置的制造方法的剖视[0039]图4D是表示有关第2实施方式的实施例的非易失性存储装置的制造方法的剖视[0040]图4E是表示有关第2实施方式的实施例的非易失性存储装置的制造方法的剖视[0041]图4F是表示有关第2实施方式的实施例的非易失性存储装置的制造方法的剖视[0043]图6A是表示有关第3实施方式的实施例的非易失性存储装置的制造方法的剖视[0044]图6B是表示有关第3实施方式的实施例的非易失性存储装置的制造方法的剖视[0045]图6C是表示有关第3实施方式的实施例的非易失性存储装置的制造方法的剖视[0046]图6D是表示有关第3实施方式的实施例的非易失性存储装置的制造方法的剖视[0047]图6E是表示有关第3实施方式的实施例的非易失性存储装置的制造方法的剖视[0048]图6F是表示有关第3实施方式的实施例的非易失性存储装置的制造方法的剖视[0049]图6G是表示有关第3实施方式的实施例的非易失性存储装置的制造方法的剖视[0050]图6H是表示有关第3实施方式的实施例的非易失性存储装置的制造方法的剖视[0052]本发明的实施方式的更多的利益及/或优点，根据说明书及附图会变得清楚。这构成具有其化学计量组成(在存在多个化学计量组成的情况下是其中电阻值最高的化学计物的总原子数的比率表示。例如，Ta2O5的含氧率是氧原子数在总原子数中所占的比率(O/缺氧度比第2金属氧化物的缺氧度大的情况下，第1金属氧化物的含氧率比第2金属氧化物小于108acm的材料构成。率例如是104acm左右。[0063]另外，电极和缺氧度较小的低缺氧度层(第2电阻变化层)的标准电极电位的差越线层间的绝缘膜的厚度比对以往的电阻变化元件的厚度加上下部插塞的厚度后的厚度薄。[0068]此外，如果设想省略下部插塞而在下层金属布线上直接形成电阻变化元件的情[0070]为了解决这样的问题的至少1个，有关本发明的一技术方案的非易失性存储装置层金属布线和上述第2上层金属布线是形成于同层的金属布线；上述电阻变化元件及上述中层金属布线的上表面彼此及下表面彼此中的至少某一方彼此相对于上述基板的表面处件的上表面相对于上述基板的表面处于比上述中层金属布线的上件的下表面相对于上述基板的表面处于比上述中层金属布线的上件的上表面相对于上述基板的表面处于比上述中层金属布线的上者上述电阻变化元件的下表面和上述中层金属布线的下表面相对于上述基板的表面处于述基板的表面处于高度不同的位置且上述电阻变化元件的下表面和上述中层金属布线的述基板上形成第1层间绝缘层的工序；在上述第1层间绝缘层的上述存储区域内形成第1下层金属布线，同时在上述第1层间绝缘层的上述电路区域内形成第2下层金属布线的工序；在包括上述第1下层金属布线及上述第2下层金属布线的上述第1层间绝缘层上形成第2层接的下部插塞的工序；在包括上述下部插塞的上述第2层间绝缘层上的上述存储区域内形成与上述下部插塞连接的电阻变化元件的工序；在包括上述电阻变化元件的上述第2层间绝缘层上形成第3层间绝缘层的工序；在上述第2层间绝缘层及上述第3层间绝缘层的上述电路区域内形成与上述第2下层金属布线连接的第1过孔、以及与上述第1过孔连接的中层金属布线的工序；在包括上述电阻变化元件及上述中层金属布线的上述第3层间绝缘层上孔连接的第2上层金属布线的工序；上述电阻变化元件的上表面和上述中层金属布线的上上述基板上形成第1层间绝缘层的工序；在上述第1层间绝缘层的上述存储区域内形成第1下层金属布线，同时在上述第1层间绝缘层的上述电路区域内形成第2下层金属布线的工连接的下部插塞的工序；在包括上述下部插塞的上述第2层间绝缘层上的上述存储区域内形成与上述下部插塞连接的电阻变化元件的工序；在包括上述电阻变化元件的上述第2层间绝缘层上形成第3层间绝缘层的工序；在上述第2层间绝缘层及上述第3层间绝缘层的上述电路区域内形成与上述第2下层金属布线连接的第1过孔、以及与上述第1过孔连接的中层金属布线的工序；在包括上述电阻变化元件及上述中层金属布线的上述第3层间绝缘层上形成第4层间绝缘层的工序；以及在上述第3层间绝缘层及上述第4层间绝缘层的上述存储区域内形成与上述电阻变化元件连接的上部插塞、以及与上述上部插塞连接的第1上层金属布线，同时在上述第4层间绝缘层的上述电路区域内形成与上述中层金属布线连接的相对于上述基板的表面处于比上述中层金属布线的上表上述基板上形成第1层间绝缘层的工序；在上述第1层间绝缘层的上述存储区域内形成第1下层金属布线，同时在上述第1层间绝缘层的上述电路区域内形成第2下层金属布线的工述中层金属布线的上述第2层间绝缘层上形成第3层间绝缘层的工序；在上述第2层间绝缘层及上述第3层间绝缘层的上述存储区域内形成与上述第1下层金属布线连接的下部插塞的工序；在包括上述下部插塞的上述第2层间绝缘层上的上述存储区域内形成与上述下部插塞连接的电阻变化元件的工序；在包括上述电阻变化元件的上述第3层间绝缘层上形成元件连接的第1上层金属布线，同时在上述第3层间绝缘层及上述第4层间绝缘层的上述电路区域内形成与上述中层金属布线连接的第2过孔、以及与上述第2过孔连接的第2上层金[0088]图1是表示有关第1实施方式的非易失性存储装置100的概略构成的一例的剖视40的上表面和中层金属布线22的上表面间绝缘层14，形成在包括电阻变化元件40的上部电极43及中层金属布线22在内的第3层间上表面和中层金属布线22的上表面以半导体基板表面为基准形成于相同[0092]另外，也可以在基板10形成有与电阻变化元件40电连接的晶体管等的有源元件[0093]第1下层金属布线20及第2下层金属布线21的表面(上表面)平坦，形成为与第1层[0094]电阻变化元件40例如可以做成通过电脉冲的施加而电阻值可逆地变化的非易失[0095]具体而言，电阻变化元件40例如也可以是ReRAM(ResistiveRandomAccessRandomAccessMemory)、利用磁阻效应的MRAM(MagnetoresistiveRandomAccess1金属氧化物高的第2金属氧化物构成的第2电阻变[0104]在上述的例子中，说明了构成第1金属氧化物的第1金属及构成第2金属氧化物的金属氧化物及第2金属氧化物也可以分别包含从由钽氧化物、铪氧化物及锆氧化物构成的[0108]在此情况下，使用铪氧化物的高缺氧度层(第1电阻变化层)例如可以通过使用Hf[0109]使用铪氧化物的低缺氧度层(第2电阻变化层)例如可以通过将高缺氧度层的表面气的混合气体的等离子的暴露时间来容易地调整。第2电阻变化层的厚度也可以设为3~[0111]在此情况下，使用锆氧化物的高缺氧度层(第1电阻变化层)例如可以通过使用Zr度层的含氧率可以通过改变反应性溅射中的氧气相对于氩气的流量比来容易地调整。另[0112]使用锆氧化物的低缺氧度层(第2电阻变化层)例如可以通过将高缺氧度层的表层[0116]在第1金属和第2金属使用不同的金属的情况下，第2金属的标准电极电位也可以的第2金属氧化物中形成的微小的纤丝(导电路径)中发生氧化还原反应，从而其电阻值变[0118]标准电极电位的值越高则呈现越难以氧化的特性，所以通过在第2电阻变化层中[0128]图2A～图2L是表示有关第1实施方式的非易失性存储装置100的制造方法的剖视[0130]这里，在由预先形成有有源元件等(未图示)的半导体构成的基板10上形成第1层及钽(5nm以上且40nm以下)构成的阻挡金属层、和布线材料的铜(50nm以上且300nm以下)。绝缘层11上及布线槽表面的多余的铜及多余的阻挡金属层，由此以表面平坦且与第1层间绝缘层11的表面(上表面)成为同一平面的方式形成第1下层金属布线20及第2下层金属布[0136]这里，在形成了第1下层金属布线20及第2下层金属布线21的第1层间绝缘层11之等构成的第2层间绝缘层12。第2层间绝缘层12的厚度作为一例只要设为30nm以上且200nm[0141]图2D是表示在第2层间绝缘层12上形成与下部插塞30连接的电阻变化元件40的工变化材料层及下部电极材料层进行构图，然后通过灰化(ashing)处理将抗蚀剂掩模除去，[0146]这里，通过将电阻变化元件40形成为，经由下部插塞30与第1下层金属布线20连接，能够从第1下层金属布线20的表面离开下部插塞30的高度(相当于第2层间绝缘层12的的干式蚀刻时使用的氯气或氟气、在灰化时使用的氧气等而第1下层金属布线20的表面腐绝缘层13的厚度可以设为100nm以上且50的存储区域60和没有形成电阻变化元件的电路区域70中，第3层间绝缘层13的上表面的高及第2层间绝缘层12中，以与第2下层金属布线21连接的方式形成用来埋入形成第1过孔31通孔31a连接的方式形成用来埋入形成中层金属布线22过第2次的光刻及干式蚀刻形成中层金属布线22用的布线槽22a，但也可以先形成布线槽孔31a及布线槽22a内堆积由钽氮化物(厚度：5nm以上且40nm以下)及钽(厚度：5nm以上且电阻变化元件40的上部电极43的表面(上表面)露出，并进行精加工以使第3层间绝缘层13的表面与上部电极43的表面及中层金属布线22的表面成[0160]在图2I中，进行平坦化以使第3层间绝缘层13的表面与上部电极43的表面及中层通过干式蚀刻法形成上部塞孔32a和第2导通孔33a的工序变得容易，并且能够同时形成两有的微细LSI的量产工艺具有亲和性、并且在金属布线层间具备电阻变化元件的非易失性[0170]图3是表示有关第2实施方式的非易失性存储装置200的概略构成的一例的剖视[0175]图4A是表示在基板10上的第1层间绝缘层11中形成第1下层金属布线20及第2下层金属布线21，在包括第1下层金属布线20及第2下层金属布线21的第1层间绝缘层11上形成第2层间绝缘层12，在存储区域60的第2层间绝缘层12中形成与第1下层金属布线20连接的[0177]接着，使用溅射法等在包括所形成的塞孔的第2层间绝缘层12上堆积由钽氮化物多余的铜及多余的阻挡金属层，形成表面平坦且与第2层间绝缘层12的表面成为同一平面[0178]图4B是表示在第2层间绝缘层12上形成与下部插塞30连接的电阻变化元件40的工[0179]关于电阻变化元件40的具体的形成工序，由于与在第1实施方式的图2D中说明的第1下层金属布线20连接，能够从第1下层金属布线20的表面离开下部插塞30的高度(相当元件40进行图案形成时的干式蚀刻时使用的氯气或氟气、在灰化时使用的氧气等而第1下层间绝缘层13的厚度可以为100nm以上且500nm的存储区域60和没有形成电阻变化元件的电路区域70中，第3层间绝缘层13的上表面的高一致而平坦化。CMP后的电阻变化元件40上的第3层间绝缘层13的厚度可以为10nm以上且[0185]在将第3层间绝缘层13平坦化之后，在电路区域70的第3层间绝缘层13及第2层间成表面平坦且与第3层间绝缘层13的表面成为同一平面的中间绝缘层14的厚度可以为100nm以上[0191]图4F是表示形成上部插塞32和第2过孔33、以及第1上层金属布线23和第2上层金上部插塞32用的上部塞孔及第2过孔33用的第2导通孔时的干式蚀刻工序中，第4层间绝缘层14的蚀刻速率比构成中层金属布线22的布线材料即铜的蚀刻速率快(蚀刻速率选择比[0197]图5是表示有关第3实施方式的非易失性存储装置300的概略构成的一例的剖视[0202]图6A是表示在基板10上的第1层间绝缘层11中形成第1下层金属布线20及第2下层金属布线21，在包括第1下层金属布线20及第2下层金属布线21的第1层间绝缘层11上形成第2层间绝缘层12，在电路区域70的第2层间绝缘层12中形成与第2下层金属布线21连接的第1过孔31以及与第1过孔31连接的中层金属布线22的[0203]图6B是表示在包括中层金属布线22的第2层间绝缘层12上形成第3层间绝缘层13[0205]图6C是表示在存储区域60的第2层间绝缘层12和第3层间绝缘层13中形成与第1下[0208]图6D是表示在第3层间绝缘层13上形成与下部插塞30连接的电阻变化元件40的工属布线22的上表面向上方离开第3层间绝缘层13的厚度量而配置，所以能够防止因在将电[0214]图6G是表示在包括电阻变化元件40及侧壁保护层50的第3层间绝缘层13上形成第硅碳氮化物等构成的第4层间绝缘层14，使用CMP法使存储区域60和电路区域70的第4层间在通过