盛合晶微本土先进封装龙头充分受益AI大趋势

内容目录一、本土先进封装龙头，乘借AI东风驱动高增长 41、本土先进封装龙头，多领域市占率大陆第一 42、公司股权结构分散，核心技术团队经验丰富 63、营收规模快速增长，产品结构持续调整 8二、2.5D/3D封装是高性能运算利器，公司多技术平台深度布局 1、摩尔定律逼近极限，2.5D/3D封装成为破局之道 2、大陆前道制造发展受阻，2.5D/3D封装重要性显著 153、先进封装市场高速增长，公司多维度布局全面受益 17三、盛合晶微：2.5D大陆市占率85%，充分受益AI浪潮 231、2.5D/3D封装引领者，充分受益数字经济与人工智能高速发展 232、2.5D/3D封装营收占比快速增长，已成为公司营收首要来源 263、中段硅片加工领先者，具备全流程先进封装业务布局 284、晶圆级封装领域覆盖WLCSP，公司收入规模大陆第一 31四、公司估值 33五、风险提示 35图表目录公司发展历程 4公司产品矩阵 5公司股权结构（截至2025H1） 7公司核心团队履历 82022-2025公司营收及增速 92022-2025公司归母净利及增速 92022-25H1公司各业务营收（亿元） 92022-25H1公司各业务营收占比 92022-25H1公司各业务毛利率及综合毛利率 102022-2025公司利润率 102022-2025公司期间费用率 10前沿节点投资成本高 量子隧穿效应 单位数量的晶体管成本对比 12集成芯片是超越摩尔定律的重要方式 12实现集成芯片的主要封装技术 13高性能运算完整供应链和代表性企业 132024-2027全球CoWoS产能（万片/月） 14三维芯片集成（2.5D/3DIC）技术方案的分类及结构特征 142.5D/3D封装的部分代表性技术平台和芯片产品 15CoWoS及配套测试在主流高算力芯片制造环节占比（美元/颗） 152019-2029全球2.5D/3D封装市场规模 162019-2029中国大陆2.5D/3D封装市场规模 162022-2025年间美国多次实施高性能运算产业相关管制措施 16先进制程和先进封装的发展 17台积电CoWoS-S架构 172019-2029全球集成电路封测行业市场规模（亿美元） 182024全球前十大封测企业排名 182019-2029中国大陆集成电路封测行业市场规模（亿元） 192019-2029全球先进封装行业市场规模（亿美元） 202019-2029中国大陆先进封装行业市场规模（亿元） 20后段先进封装技术发展方向 212023-2028全球AI手机及AIPC渗透率 21公司主要产品下游需求及占比 222025-2029公司各先进封装产品市场空间测算（亿元） 2225H1公司各业务营收与占比（亿元） 23公司已实现规模量产的SmartPoser®-Si技术平台（2.5D） 23公司已实现规模量产的SmartPoser®-POP技术平台（三维封装） 24主要技术平台核心技术情况 252.5D关键性能指标对比 26公司拟募集资金用于2.5D/3D封装项目 262023-25H1公司2.5D/3D封装营收（亿元） 272023-25H1公司2.5D/3D封装量价 272023-25H1公司2.5D/3D封装产能及利用率 28铜柱凸块的工艺流程图 29公司CP服务流程 302022-25H1公司中段硅片加工营收（亿元） 302022-25H1公司中段硅片加工量价 302022-25H1公司Bumping产能及利用率 312022-25H1公司CP产能及利用率 31公司已实现规模量产的WLCSP晶圆级封装技术平台工艺流程图 322022-25H1公司晶圆级封装营收 332022-25H1公司晶圆级封装量价 332022-25H1公司晶圆级封装产能及利用率 33可比公司对比 34图表1：公司发展历程

一、本土先进封装龙头，乘借AI东风驱动高增长1、本土先进封装龙头，多领域市占率大陆第一2014先进的12英寸中段硅片加工，并进一步提供晶圆级封装（WLP）和芯粒多（GPU）、202412Bumping产能规模最大的企业；2024Bumping（市占25%）、12WLCSP（31%）2.5D（85%）收入规模在中国大陆均排名第一。公司招股说明书

分各领域来看：1）芯粒多芯片集成封装领域：公司的芯粒多芯片集成封装主要包括2.5D/3DIC（三维芯片集成）3DPackage（三维封装）等晶圆级技术方主流的基于硅通孔转接板（TSVInterposer）2.5D集成（2.5D），公司2.5D85%。此外，3D集成（3DIC）、三维封装（3DPackage）等技2）中段硅片加工领域：12英寸凸块制造（Bumping）量产的企业之一，也是第一家能够提供14nm先进制程Bumping服务的企业，填补了中国大陆高端集成电路制造产业链的空白。截至2024年末，公司拥有中国大陆最大的12英寸Bumping产能规模。3）晶圆级封装领域：基于领先的中段硅片加工能力，公司快速实现了12英寸大尺寸晶圆级芯片封装（晶圆级扇入型封装，WLCSP）的研发及产业12Low-KWLCSP，以及市场空间快速成长的超薄芯片WLCSP等。2024年度，公司是中国大陆12英寸WLCSP31%。图表2：公司产品矩阵 图示 FCCSP、FCBGA等先进封装技术中段硅片加工

Bumping

铜柱凸块铜镍金微凸块锡银凸块植球凸块

适用芯片：智能手机应用处理器、电源管理芯片、射频芯片、存储芯片、CPU、AI芯片等应用场景：智能手机、消费电子、网络通信、高性能运算等现20um/12um的最小凸块间距/直径，单颗芯片的凸块数量可达数十万个适用芯片：CPU、GPU、AI芯片、FPGA等应用场景人工智能数据中心自动驾驶等高性能运算 .产实现20um/12um的最小凸块间距/直径，单颗芯片的凸块数量可达数十万个适用芯片：CPU、GPU、AI芯片、FPGA等FCCSP、FCBGA等先进封装技术适用芯片：网络芯片、射频芯片、CPU、AI芯片等应用场景：智能手机、消费电子、网络通信、物联网、高性能运算等WLCSP等先进封装技术适用芯片：电源管理芯片、射频芯片、无线芯片等应用场景：智能手机、消费电子、网络通信等CP晶圆级封装

CP CP晶圆级芯片封装（WLCSP）晶圆级封装晶圆级扇出

Pin片集成封装等高端产品的大规模测试需求。公司可以提供从晶圆投入到框架或卷盘出货的全流程WLCSP81222nm12Low-KDBG（研磨前切割）解决方案，并具备业界领先的晶圆减薄技术实力。FOWLCSP工艺的基础上，通过晶圆重构、扇出型WLCSPI/OWLCSP可以支持I/OFO技术Enhanced-WLCSP的产业化工作，目前已进入小量试产。芯粒多芯片集成封装

D3DIC

SmartPoser-SiDLDDIC-BPDIC-HB

结构：基于硅通孔转接板（“硅转接板”）的2.5D技术平台，多颗芯片并列放置在硅转接板顶部，通过微凸块（uBump）和硅转接板中的布线实现芯片间的高密度互联，硅转接板通过硅通孔实现上下层间的互联。特点：利用硅转接板中亚微米级线宽线距及多层水平互联的高密度布线优势，可将原本单一SoC芯片内部的部分2.5D技术平台之一结构：基于扇出型重布线层（“有机转接板”）的2.5D技布线实现上下层间的互联特点：利用有机转接板中微米级线宽线距及多层重布线的高密度布线优势，可将原本单一SoC芯片内部的部分互联转移到有机转接板中，实现集成芯片的效果。该技术平台已进入小量试产结构：基于嵌入式硅桥（“硅桥转接板”）的2.5D技术平台，多颗芯片并列放置在扇出型重布线层顶部，并在扇出桥中的硅通孔实现垂直方向的互联3DIC（距直互联研发及产业化进展：已进入小量试产3DIC（常≤10um）的铜-铜垂直连接方式直接实现多颗芯片的垂直互联研发及产业化进展：已进入全流程验证三维封装公司招股说明书

OPiP

的三维堆叠整合模块化和微型化的高度集成加工，在后摩尔时代实现高算力、高带宽、低功耗等的全面性能提升研发及产业化进展：应用于高端消费电子的SmartPoser-POP平台已实现规模量产2、公司股权结构分散，核心技术团队经验丰富股东中芯国际及其他股东长电科技、大基金出于其自身战略考量先后出让所25H1，公司拥有境内全资子公司澄芯集成以及盛图表3：公司股权结构（截至2025H1）公司招股说明书

公司的管理团队均具备集成电NEC及安靠封装测试等企姓名 职务 履历图表4：公司核心团队履历姓名 职务 履历崔东 董事长兼首席行官

崔东先生，1971121996119988月，任电子工业部办公厅秘书；19989月2002月，历任上海华虹集团有限公司董办副主任、北京联络处主任；2002122009月，任华虹国际美国公司（HuaHongIntlUSA)LLC）副总经理；2009128月，任中电资本（CECCapitalUSALLC）总裁；92015月，历任中芯国际副总经理、资深副总裁、执行副总裁；201482021661970年1月出生，中国国籍，无境外永久居留权，硕士研究生学历。自1994年3月至1995年8月，任中国航天科工集团公司第九研究院IC设计工程师；1995年8月至2003年4月，任新加坡特许半导体制造有限公司工艺制程经理；2003年4月李建文LINCHENG-CHUNG（林正忠）

心技术人员技术人员

200712NEC12月至20149（上海9月至今任职于本公司，20193月起任公司资深副总裁，202112月起任公司资深副总裁兼首席运营官，20242月起任公司董事、资深副总裁兼首席运营官。LINCHENG-CHUNG（林正忠7LINCHENG-CHUNG（林正忠1994819998科技股份有限公司研发部门副总经理；1999920133月，任台积电研发83月起任公司研发副总裁。吴畏 副总裁周燕 副总裁兼董事秘书吴继红 副总裁副总裁兼首席财

畏先生自1998年5月至2007年1月，任ABB（中国）有限公司华南区销售经理；2007年2月至2014年5月，任泰科电子（上海）有限公司中国区销售经理；2014年9月至今，任职于本公司，2021年6月起任公司副总裁。20047202110月，历任中芯国际客户服务部、企业规划部门经理、投资与公司治理部门总监；202110月至今，任职于本公司，202112月起任公司副总裁、董事会秘书。吴继红女士，1977102001820043月，任中车戚墅堰机车车辆工艺研究所有限公司研发工程师、团委书记；2004年3月至2006年6月，任日月光半导体（上海）6202110月至今，任职于本公司，202112月起任公司副总裁。赵国红先生，19777月出生，中国国籍，无境外永久居留权，硕士研究生学历。200362007月，任上海宏力半导体制造有限公司会计、会计课经理；2007年11月至2009年9月，任库柏（中国）投资有限公司资深财务赵国红公司招股说明书

务官 分析；2009年12月至2012年6月，任巴斯夫（中国）有限公司财务经理；2012年6月至2021年6月，历任中微半导体设备（上海）股份有限公司资深财务经理、资深财务总监；2021720233月，任上海炬佑智能科技有限公司首席财373、营收规模快速增长，产品结构持续调整公司营收及利润随产能释放实现快速增长。2022-202516.3亿元增长至.225年营收同比增长%2-25CGR为%；2022-2025年，公司归母净利润从-3.39.2亿元，2025年归母332%2023年度以来，封装技术平台的规模量产和速 速公司招股书 公司招股书公司2.5D/3D封装业务营收占比增长迅速，已成为主要营收来源。2022-25H1，公司各报告期内分别实现2.5D/3D封装营收0.86亿元、7.45亿元、20.7917.8220225.3%大幅提升至2024年的44.4%和2025年1-6月份的56.2%20222.5D/3D数字经济的建设和人工智能的发展带动高算力芯片需求的爆发式增长叠加封装业务的销售数量和营业收入持续快速增长。） 比公司招股书 公司招股书2-H16.9%31.6%。分各项业务来看，25H1，公司中段硅片加工、晶圆级2.5D/3D43.8%5.7%30.6%2024年基本持平；2.5D/3D封装产能利用率提升，2.5D产品单位成本降低，叠加2.5D2024有所上升。图表9：2022-25H1公司各业务毛利率及综合毛利率公司招股书2-25-%14.2%，20259.6pct。毛利率方面，公司中2.5D/3D封装业务毛利率随高附加值产品占比增加及稼动率2022年23.8%202515.5%，体现公司降本增效成果。研发投入方面，202511.7%20240.9pct。公司公司投入率 率二、2.5D/3D封装是高性能运算利器，公司多技术平台深度布局1、摩尔定律逼近极限，2.5D/3D封装成为破局之道摩尔定律逼近物理和经济极限，亟待能够持续优化芯片性能和功耗的创新技术。18个24个月便会增加一倍，代表着晶体管尺寸的缩小和密度的提升，在过1）芯片面积受限：光刻是芯片制造的重要工序，用于将掩模版上的图形影像通过光刻机曝光转化为硅片表面的物理结构，最终形成晶体管等电路元件。由于掩模板的尺寸限定在33mm*26mm，单个芯片的面积一般不超过858mm²CPU、GPU、AI芯片等高算力芯片已经逼近单个芯片面积2）量子效应限制：10nm以下尺度，材料/漏极电压的关系变得复杂，使得晶体管的开关速度下降。3）成本快速增加：随着晶体管尺寸的微缩，芯片制造的设备成本、量产成本、开发成本等均将快速增加。根据DIGITIMES的统计，以5nm制程晶圆万片晶圆/16028nm2.7AMD5.0美元28nm1.5美元/mm²IBS的统计，3nm制程芯片的开发成5.8128nm0.48亿美元。高 应yole 原理账号综上，先进制程在向新一代技术节点的进展落后于摩尔定律的预期，亟须通过技术创新寻求能够持续优化芯片性能和功耗的方式。图表14：单位数量的晶体管成本对比制程16nm10nm7nm5nm3nm芯片面积（mm²）12587.6683.278585晶体管数量（十亿个）3.34.36.910.514.1晶粒总数/单片晶圆478686721707707晶粒净产出/单片晶圆359.74512.44545.65530.25509.04晶圆价格（＄）5912838999651250015500晶粒价格（＄）16.4316.4318.2623.5730.45每十亿个晶体管的成本（＄）4.983.812.652.252.16InternationalBusinessStrategies，芯智讯

集成芯片能够持续优化芯片系统的性能和功耗，是超越摩尔定律的重要方SoC一是通过芯粒级的IP复用或芯粒预制组合，突破传统SoC芯片的设计周期项目集成芯片先进制程提升性能方式1项目集成芯片先进制程提升性能方式11统内总晶体管数量上升，进而实现芯片系统性能的提升2、通过集成逻辑芯粒和存储芯粒，提升了计算和存储间的通信带宽，缓解了内存墙的问题，进而提升了芯片系统的性能降低功耗方式设计空间，进而为降低芯片系统功耗提供了可能性通过微缩晶体管尺寸，减小晶体管的栅极宽度，进而降低电流通过时的损耗，公司招股书2.5D先进封装是实现集成芯片的最重要途径之一。集成芯片中，需要使用MCM），以及通过转接板实现芯片之间高密度信号互I/O距离和线宽/线距越小，芯粒之间的信号传输质量越高，芯片系统的性能越MCM＜基于有机转接板的2.5D＜基于硅转接板/2.5D。3DIC3DIC以实现更高质量的信号传输，是提升性能效果更好的技术。由于中国大陆的3DIC目前仍处于产业化早期，国内行业组织发布的标准尚未将其列入实现集成芯片的主要封装技术。图表16：实现集成芯片的主要封装技术项目常规封装先进封装主要封装技术基板互联）2.5D（通过转接板互联）基于有机转接板基于硅转接板基于硅桥转接板凸块间距130um-180um20um-80um20um-80um20um-80um互联距离10mm-50mm＜2mm＜2mm＜2mm最小互联线宽/线距≤15um/15um2um/2um0.4um/0.4um0.4um/0.4um公司招股书

2.5D/3D封装成为全球算力显著高增长下先进封装环节显著的技术进步和创新变革。过去，CPU、GPU、AI芯片、FPGA等高算力芯片的性能提升（2.5D/3DIC）为代2.5D/3D1倍光罩的尺寸限制，实23鳍式晶体管结构后，微电子行业封装更是目前数/线距等特征，加之先进芯片和高带宽存储器（HBM）价值量极高，对先进封装环节在集成方案、技术规格、生产质量、系统支撑等方面均提出了极致要求。图表17：高性能运算完整供应链和代表性企业公司招股书

2.5D/3D封装主要CMDDC、三维封装（3DPackage）等晶圆级技术方案。此处我们将主要讨论公司业务布局聚焦的更加前沿的晶圆级技术方案领域。CoWoS）公司招股书

2.5D封装指通过转接板实现多颗芯片的高密度水平互联，并集成制造到单个芯片系统中的先进封装技术。根据转接板的类型，2.5D可进一步分为基（3D（3DIC）指通过微凸3D3D异质集成。封装技术 封装类型 结构特征图表19：三维芯片集成（2.5D/3DIC）技术方案的分类及结构特征封装技术 封装类型 结构特征D

基于硅转接板 多颗芯片并列放置在硅通孔转接板顶部通过硅通孔转接板中的布线实现芯片间的信号互联，适用于CPU、GPU、AI芯片等高算力芯片基于有机转接板 多颗芯片并列放置在扇出型重布线层顶部通过扇出型重布线层实现芯片间的信号互联，适用于CPU、GPU、AI芯片等高算力芯片可以视作有机转接板和硅转接板的结合，多颗芯片并列放置在扇出型重布线层（或封基于硅桥转接板

装基板）顶部，并在扇出型重布线层（或封装基板）中局部内嵌硅桥，通过硅桥中的布线实现芯片间的信号互联，主要应用于CPU、GPU、AI芯片等高算力芯片3DIC公司招股书

3D同质集成 将多颗相同类型的芯片垂直堆叠，主要应用于HBM等存储芯片3D异质集成 将多颗不同类型的芯（比如存储芯片和逻辑芯片垂直堆叠适用于CPUGPU、AI芯片等高算力芯片三维封装拥有高集成度、高密度、超薄等优点。三维封装（3DPackage）3DPackage能毫米波通信等领域。图表20：2.5D/3D封装的部分代表性技术平台和芯片产品公司招股书

从下游来看，高性能运算产业正逐步成为先进封装行业的关键增长点和盈2.5D/3D设施的高算力芯片完整供应链的关键环节。英伟达最主要的Hopper和BlackwellAIGPUAI2.5D/3DIC封装及配套的测试环节也已进入高算封装也是我国目前利用自主集成电路工艺发展高算力芯片最切实可行的制造方案。高算力芯片产品成本结构集成电路制造环节先进制程芯片制造 CoWoS及配套测非集成电路制造环节高算力芯片产品成本结构集成电路制造环节先进制程芯片制造 CoWoS及配套测非集成电路制造环节环节环节HBM其他英伟达B200GPU1,5001,3672,720953占比23%21%42%15%博通公司TPUv6624620991255占比25%25%40%10%美满科技Trainium28157251,060905占比23%21%30%26%公司招股书2、大陆前道制造发展受阻，2.5D/3D封装重要性显著2.5D/3D封装是先进封装行业主要增长点转变至高性能运算的最充分受益者。2.5D/3D201924.9202481.826.9%，是增长最快的先进封装技术。未封装的市场规模仍将保持高速2029258.22029年复合FCWLP2.5D/3D封装技术方案持续发展高算力2.5D/3D封装等前沿封装技术的市场规模将呈现高速增长的态势。2.5D/3D模 陆2.5D/3D场规模公司招股书 公司招股书2022-2025年间，美国多次实施管制措施，国内高性能运算前道制造环节202210月起，HBMEDAAI芯片产业加速寻求先进封装技术的国产化。时间 管制措施图表24：2022-2025年间美国多次实施高性能运算产业相关管制措施时间 管制措施2022年10月美国商务部修订《出口管制条例》，从境外芯片直接供应、本土芯片境外制造、半导体制造设备出口、人员参与等方面全方位限制我国人工智能等高性能运算产业2023年10月美国商务部出台《先进计算芯片规则》和《半导体制造设备出口管制规则》，强化了受控先进计算芯片的参数，并收紧了对半导体制造设备和运往中国大陆以外目的地的物品的管控202412月HBMEDA20251月16/14nm及以下制程且封装后超过特定晶体管数量的逻辑芯片均为数据中心设计，需被施以出口管制美国商务部宣布强化海外人工智能芯片出口管制的进一步措施，包括：（1）提示使用我国先进计算芯片（包含特2025年5月定的华为昇腾芯片）存在违反出口管制并面临执法的风险；（2）限制美国人工智能芯片用于训练和推理我国人工智能模型并提示违反相关规定的潜在后果；（3）提出新的警告指引，指导美国企业防范转运问题公司招股书

界已经认识到我国实现人工智能等高性能运算产业链的自主可控具有紧迫晶圆制造环节的技术进步也面临上游产业的限制，因此，国内高算力芯片设计企业正在逐步探索使用芯粒多芯片集成封装技术方案提升自身产品的性能，并均已推出相关的高算力芯片产品。此外，为保障供应链的安全和稳定，

yole图表26：台积电CoWoS-S架构

AIAI产业链中的地CoWoS全OS或2.5/3Dinterposer外的全流程。而在中国大陆，封测厂则主导interposer外其他流程，在制造中的地位/价值量显著高于海外。此外，大陆代工厂先进制程良率偏低，可通过先进封装有效提升芯片性能。eeworld3、先进封装市场高速增长，公司多维度布局全面受益2019554.6亿美元增长至20241014.7亿美元，复合增长率为12.8%。2023年，受智能手机、消费20222024年，从需求端看，数字经济带来人工智能、数据中心、云计算、物联网、虚拟/20291349.0年至2029年复合增长率为5.9%。同时，先进封装作为后摩尔时代的重要选择，2024202910.6%2.1%的复合增长率，2029年全球先进封装占封测市场的比重将达到50.0%。）公司招股书分地区来看，封测行业当前呈中国台湾、中国大陆、美国三足鼎立的局面。Gartner的统计，2024年全球50%。中国大陆和中国台湾的企业在集成电路封测行业占据优势地位，2024年全球前十大43100亿元外，中国大陆其他封测企业的营收规模均在50亿元以内。图表28：2024全球前十大封测企业排名排名公司名称排名公司名称国家/地区2024年市场份额2023年市场份额2022年市场份额1日月光中国台湾23.7%24.8%27.7%2安靠科技美国15.0%16.2%16.0%3长电科技中国大陆11.3%10.4%11.2%4通富微电中国大陆7.8%7.8%7.0%5力成科技中国台湾4.9%5.2%5.2%6华天科技中国大陆3.8%3.2%3.0%7京元电子中国台湾2.7%2.6%2.8%8联合科技新加坡2.0%2.0%1.7%9韩亚微韩国1.7%1.4%1.3%10盛合晶微中国大陆1.6%1.1%0.6%

受益于产业政策的大力支持以及下游应用领域的需求带动，中国大陆封测市场跟随集成电路产业实现了总体发展。2019年2349.820243319.07.2%从业务结构看，中国大陆封测市场仍主要以传统封装为主，2024年中国大15.5%陆集成电路封测行业市场规模将在20294389.8亿元，2024年至20295.8%20242029年，中国14.4%3.8%的复合增长率，202922.9%。）公司招股书

I/O合移动终端的应用需求，在移动终端的发展及迭代过程中充分受益。全球FC2019187.52024269.7亿美元，7.5%，是市场规模最大的先进封装技术。未来，随着先进封FCFCBGA等FCFC2029340.72029年4.8%。2）晶圆级封装：WLCSP可以实现与裸芯片尺寸相近的最小封装体积，并具备一定的成本优势，FOWLP可以实现高I/O密度芯片的低成本封装，均能够较好地契合移动终端对小型化、高性能、低成本的需求。因此，WLP201940.5202456.16.7%WLCSP的成本优势会随着也会由于芯片性能要求的提升而被更多采用，保证了WLP市场的持续稳定增长。预计全球WLP202975.52029年复合增6.1%。3）芯粒多芯片集成封装：2.5D/3D封装是先进封装行业主要增长点转变的最充分受益者。全球2.5D/3D封装的市场规模由2019年的24.9亿美元增202481.826.9%，是增长最快的先进封封装的市场规模仍2029258.2亿美元，2024年至2029FCWLP等相对成熟的先进封装技术。）公司招股书

与全球市场相比，中国大陆先进封装市场起步较晚，但是近年来呈现快速追赶的态势。从市场格局看，与全球市场相同，FC是中国大陆市场规模最2.5D/3D封装技术方案持续发展高2.5D/3D封装等前沿封装技术的市场规模将呈现高速增长的态势。）公司招股书

技术发展方向 具体发展趋势 代表案例图表32：后段先进封装技术发展方向技术发展方向 具体发展趋势 代表案例应用处理器 1颗，部分机型会额外搭载基带芯片电源管理芯片 1颗以上由于通信制式向下兼容的特点，通信制式的

过去主要使用FC技术，苹果公司的A系列处理器则使用3DPackage技术。随着智能手机功能的丰富和性能的提升，应用处理器将更多使用到3DPackage技术过去主要使用传统封装技术。随着智能手机电路复杂度的提升，及对电源管理稳定性、芯片尺寸要求的提高，电源管理芯片将更多使用到FC、WLP等先进封装技术过去主要使用传统封装技术。为契合智能手机小型化、集射频芯片存储芯片

智能手机搭载的射频芯片可达到4G智能手机的四倍为满足用户对存储容量需求的提升，智能手机需要搭载更多的存储芯片

成化的发展方向，同时降低信号传输时的损耗和干扰，射频芯片将更多使用到FC、WLP等先进封装技术过去主要使用传统封装技术。但是，为契合智能手机小型FC等先进封装技术AI手机和PC的渗透率提升同样有望提高先进封装在移动终端中的价值量。AIAIPC实现了高性能运算AI手机和AIPC202750%，先进封装有望因此受益。图表33：2023-2028全球AI手机及AIPC渗透率公司招股书公司当前产品在国内外市场的下游需求主要集中于消费电子、网络通信、2.5D/3D封装，其中已实现规模量产的技术平台包括中段硅片加工的Bumping和CP，晶圆级封装的WLCSP，以及2.5D/3D封装的SmartPoser®-Si和SmartPoser®-POP。根据技术平台的不同，公司产品各下游需求占比有所不同，但多集中于消费电子、网络通信、高性能运算及存储四大领域。产品 技术平台 公司产品在国内外市场的下游需求图表34：公司主要产品下游需求及占比产品 技术平台 公司产品在国内外市场的下游需求中段硅片加工

BumpingCP

Bumping主要用于弥补传统引线键合工艺在封装更高集成度、更高性能芯片时的局限性，因此在国内外市场的下游（30%-40%）网络通信（30%-40%）、高性能运算（5%）等终端领域CP（20%-30%）（15%）具备显著的小型化、低成本、低功耗优势，因此在国内外市场的下游需求目前主要包括射频芯片晶圆级封装 WLCSPSmartPoser®-Si（2.5D）D/3D封装SmartPoser®-POP（3DPackage）公司招股书

（60%-70%）、电源管理芯片（10%-20%）、存储芯片（10%）等移动终端芯片，主要应用于消费电子（80%-90%）、存储（10%）等终端领域目前主要包括CPU、GPU、AI芯片等高性能运算芯片（100%）,主要应用于高性能运算（100%）等终端领域SmartPoser®-POP（3DPackage）具备显著的性能、功耗、尺寸优势，但加工成本相对较高，因此在国内外市场的下游需求目前主要包括高端智能手机应用处理器领域2.5D/3D封装赛道未来增长空间广阔。20242029年，全球2.5D封装和3DPackage市场的复合增长率分别预计达到29.2%及9.5%，中国大陆市场复合增长率分别预计达到36.2%及53.8%，显著高于Bumping、CP及WLCSP等赛道。公司近年产品结构持续调整，2.5D/3D封装业务收入占比显著增加，未来将受益于该市场规模的快速增长。2025E2026E2027E2028E2029E2024-2029复合增长率Bumping全球市场空间2025E2026E2027E2028E2029E2024-2029复合增长率Bumping全球市场空间1,116.11,217.41,305.11,387.61,472.48.3%中国大陆市场空间218.2250.3281.0310.9343.013.1%CP全球市场空间270.7301.1329.6358.2388.510.6%中国大陆市场空间48.856.764.572.180.514.4%WLCSP全球市场空间275.8292.3309.6327.6347.07.1%中国大陆市场空间63.270.177.485.092.911.6%2.5D全球市场空间397.4509.0633.6766.8907.229.2%中国大陆市场空间36.556.275.292.0110.136.2%3DPackage全球市场空间221.0243.4268.6295.2325.49.5%中国大陆市场空间6.510.416.323.834.453.8%公司公告，灼识咨询三、盛合晶微：2.5D大陆市占率85%，充分受益AI浪潮1、2.5D/3D封装引领者，充分受益数字经济与人工智能高速发展2.5D/3D2.5D85%。2.5D/3D封装技术是摩尔定律逼近极限情况下高算力芯片持续发展的必要2.5D/3D封装行业的快速发展。未来公司有望充分受益2.5D/3D封装业务发展，从不同角度来看：）公司招股书公司是中国大陆在D3D封装领域起步最早、技术最先进、布局最完善的企业之一，全面布局各类2.5D/3DIC3DPackage服务，并具备在上述前沿领域追赶全球最领先企业的能力。SmartPoser®-Si公司招股书SmartPoser®-POP）公司招股书2.5D/3D封装领域，2.5DHopper系AIGPU，以及国内多家高算力芯片设计企业的代表性产品均使用该技术2.5D，公司是中国大陆少有的已实现持续大规主营业务领域 技术平台 技术工艺特征和先进性表征 技术先进性 所处阶段图表39：主要技术平台核心技术情况主营业务领域 技术平台 技术工艺特征和先进性表征 技术先进性 所处阶段芯粒多芯片集成封装

-Si-RDL

12.5D技术能够量产相似的技术平台盲孔”表面粗糙度靠性和稳定性3、大尺寸硅转接板加工技术：3倍光罩的产品的翘曲程度度并降低碎片率4、多芯片异构集成技术：高密度集成可达10个以上功能芯片5、大尺寸FCBGA技术：晶粒50mm*50mm75mm*75mm以上130umI/O密度特点的高性能芯片的封装作业1、多层超细线宽/线距重布线制造技术：可实现小至2um/2um的线宽/线距，以及多达6P6M（6层金属层6层介电层）的互联层数2、大尺寸扇出型技术：可实现多块掩模版的无偏差拼接工艺环节的低翘曲度3、多芯片异构集成技术：高密度集成可达4个以上功能芯片4、大尺寸FCBGA技术：详见SmartPoser®-Si平台1、兼具SmartPoser®-Si和SmartPoser®-RDL平台的技术工艺特征，涵盖多层超细线宽/线距重布线制造技术、大尺寸扇出型技术、多芯片异构集成技术、大尺寸FCBGA技术等2、硅桥转接板制造技术：

国际领先 大规模量产- 小量试产已完成全-BD

高铜柱制造技术通过制造高铜柱凸块实现硅桥转接板内部 垂直方向的电气互联CMP/无机复合物/有120um及以下间距的微凸块结构，显著提升I/O多功能和更高算力2、有源芯片背面露铜技术：可实现有源晶圆上的芯片堆叠，且有源

流程验证-3DIC-BP

晶圆中硅通孔的孔径和密度均较2.5D技术显著提升3、超薄硅制造技术：可实现相比2.5D技术更小的减薄厚度，提升三维芯片系统的散热能力，并节省空间4传输能力1平技术，在硅片表面实现高密度的亚微米尺寸级别的铜互联，可达到三层及以上的互联层数

小量试产已完成全-3DIC-HB

2混合键合技术采用极细间距的铜-铜垂直连接方式代替微凸块实 现芯片互联，可实现10um及以下的间距3、微硅通孔垂直互联技术：采用微硅通孔实现不同芯粒与晶圆的垂直连接，可实现5um及以下的开口尺寸

流程验证-POP-AiP公司招股说明书

1250um向的电气互联2、多层超细线宽/线距重布线制造技术：可实现小至2um/2um的线宽/线距，以及多达6P6M（6层金属层6层介电层）的互联层数3的三维堆叠整合

国际领先

规模量产已完成全流程验证图表40：2.5D关键性能指标对比关键性能指标指标概述及选取原因盛合晶微台积电三星电子最小微凸块间距该指标即两个微凸块的最小中心距离。该指标越系统的集成度也越高，但生产工艺难度也越大20μm未披露40μm最大硅转接板尺寸（约合光罩尺寸）越高，但硅转接板的加工处理难度也越大约合3倍光罩尺寸约合3.3倍光罩尺寸约合3倍光罩尺寸公司招股书2.5D/3D受益于大规模的前瞻性2.5D领域已拥有中国大陆领先的产能规模，并正在持续2.5D/3D项目名称 总投资（亿元）拟投入募集资项目名称 总投资（亿元）拟投入募集资（亿元） 项目简介三维多芯片集 84 40成封装项目超高密度互联

2.5D、3DPackage等多个芯粒多芯片集成封装技术平台的规模Bumping3年(20231202512月)1.6万片/月8万片/Bumping产能。计划在公司现有厂区内新增生产厂房、研发车间及配套设施等建三维多芯片集成封装项目公司招股书

30 8

筑结构，购置相关设备，形成3DIC技术平台的规模产能。项目建设期为3年(2024年1月至2026年12月)。项目建成达产后，将新增4,000片/月的超高密度互联三维多芯片集成封装产能。4）公司在该业务已实现行业头部客户的关键突破。凭借技术平台的领先性和产线建设的先发性，公司率先实现了行业头部客户的关键突破，成为其2.5D/3D封装方面的主要供应商。2.5D/3DSTCO（SystemCo-optimization，系统技术协同优化）从系统级视角整合芯片综上，相对于境外竞争对手，在特殊的地缘政治环境下，公司可以更直接地服务中国大陆的优质客户，充分受益于中国大陆高性能运算产业更快速的增长机遇。2、2.5D/3D封装营收占比快速增长，已成为公司营收首要来源从营收角度来看，2.5D/3D封装已成为公司营收占比最高的业务。2022-25H1，公司通过持续的研发投入及产线建设，陆续完成2.5D/3D封装业务的平台搭建、产品导入，并成功实现规模量产和持续大规模出货。2.5D/3D0.867.420.817.820222.5D/3D封装封装业务的销售数量和营业收入持续快2.5D/3D封装带来旺盛的需求；②受益于技术平台上的领并2.5D/3D封装业务营收占比已达到56%，是公司最主要的营收来源。2.5D/3D封装业务价格有所下滑。2024年，公司2.5D/3D封装业务的平均销售单价较2023年下降，主要原因为随1-6月，公司2.5D/3D20242025年上SmartPoser®-POP平台已实现规模量产，3DPackage产品的销2.5D2.5D/3D封装服务的平均销售单价整体有所下降。2.5D/3D）

图表43：2023-25H1公司2.5D/3D封装量价 公司招股书 公司招股书2.5D/3D封装业务产能持续扩张。2.5D/3D20232024年度的产能利用率有所下降。20251-6月，随着新建产能的逐步爬坡，公司2.5D/3D封装的产能利用率有所提升。图表44：2023-25H1公司2.5D/3D封装产能及利用率公司招股书为便于说明及比较报告期内产能、产量、销量的变动情况，公司芯粒多芯片集成封装2023年度的产能记为1003、中段硅片加工领先者，具备全流程先进封装业务布局中段硅片加工是开展先进封装业务的重要基础。公司在中国大陆率先实现12英寸中段硅片加工的突破后，通过长期的技术研发、高效的资本投入，也于业内较早地形成了涵盖中段硅片加工和后段先进封装的端到端的全流等各项先进封装前沿技术的研发及产业化。BumpingCP来看：BumpingBumping通过类似前段的工艺在晶圆表面制造微型凸块，此凸块可以代替传统的引线焊接，实现芯片与基板等短距离、高密度的电气互联和信号传输。与引线焊接相比，Bumping可以I/OBumping工艺是各类先进封装技术得以发展的基础，在先进封装产业中具有核心意义。公司可以提供8英寸和12英寸Bumping服务，并具备先进制程芯片的BumpingBumping（微间距铜柱凸块微间距铜镍金凸块（微间距铜柱凸块（微间距铜镍金凸块图表45：铜柱凸块的工艺流程图公司招股书

CP是先进封装的必要环节。CP即使用自动化测试设备对晶圆上的裸芯片是先进封装的必要环节，对前段晶圆制造和中段凸块制造环节的工艺优化和良率控制也具有指导作用。CPBumping或全流程先进封测业务的配套环节，协助客户获取一站式服务的综合优势。CPPin图表46：公司CP服务流程公司招股书

从收入规模看，公司中段硅片加工业务营收呈稳步提升趋势。2022-25H1，10.9亿元、16.2亿元、17.