2026年南京邮电大学数字电子技术基础期末考试试卷及答案详解

2026年南京邮电大学数字电子技术基础期末考试试卷及答案详解考试说明：本试卷适用于南京邮电大学电子信息、通信、自动化等专业本科期末考核，考试时长120分钟，满分100分，题型、考点、难度贴合南邮数电历年考纲，重点覆盖逻辑运算、组合电路、时序电路、触发器、AD/DA转换、脉冲波形变换等核心考点。一、单项选择题（共10题，每题2分，共20分）1.下列数制转换结果正确的是（）A.(1101)2=(12)10B.2.逻辑函数F=AB+AA.F=AB+ACB.F=AB+BCC.F=3.普通TTL与非门的闲置输入端正确处理方式是（）A.悬空B.接地C.接低电平D.串联电阻接地4.下列电路中，属于时序逻辑电路的是（）A.译码器B.编码器C.计数器D.数据选择器5.基本RS触发器的约束条件是（）A.RS=0B.RS=1C.R+S=0D.R+S=16.欲将正弦模拟信号转换为数字信号，需要的核心器件是（）A.DACB.ADCC.比较器D.触发器7.4位二进制同步计数器的最大计数模值为（）A.8B.10C.16D.328.CMOS逻辑门相比于TTL逻辑门的主要优势是（）A.速度更快B.功耗更低C.带负载能力更强D.抗干扰能力更弱9.3-8译码器正常工作时，若输入CBA=101，则输出有效端为（）A.Y2B.Y3C.Y5D.Y710.单稳态触发器的主要功能是（）A.产生连续方波B.整形、延时、定时C.鉴幅整形D.分频二、填空题（共10空，每空1分，共10分）1.数字电路中，两种基本逻辑电平状态为________和________。2.逻辑代数的三大基本运算是________、________、________。3.半加器的功能是实现________位二进制数相加，无________输入。4.时序逻辑电路的输出不仅取决于当前输入，还取决于________。5.555定时器构成的多谐振荡器，输出波形为________波。6.n位DAC的分辨率公式为________。三、判断题（共5题，每题2分，共10分，对的打√，错的打×）1.逻辑函数的最小项表达式是唯一的。（）2.组合逻辑电路存在记忆功能，输出与历史状态有关。（）3.D触发器的特性方程为Qn+14.ADC的转换精度仅与分辨率有关。（）5.同步计数器所有触发器的时钟信号统一、同步触发。（）四、简答题（共4题，每题5分，共20分）1.简述组合逻辑电路与时序逻辑电路的核心区别。2.简述全加器与半加器的区别及各自应用场景。3.简述CMOS与TTL逻辑门的核心优缺点。4.简述A/D转换器的基本工作流程。五、分析计算题（共3题，每题10分，共30分）1.化简逻辑函数F(A,B,C)=∑m(0,1,3,4,6,7)，写出最简与或表达式，并画出逻辑电路图。2.分析下图时序逻辑电路（D触发器构成），写出驱动方程、状态方程、输出方程，列出状态转换表，判断电路功能。3.已知8位DAC，参考电压VREF=5V，计算其分辨率、最小输出电压和最大输出电压。六、设计题（共1题，10分）设计一个三人表决电路，规则：三人投票，多数同意则输出结果为1，否则为0，要求用与非门实现，写出设计全过程（真值表、逻辑表达式、化简、电路图）。2026年南邮数电试卷答案及详细解析一、单项选择题答案及解析（20分）1.答案：B解析：数制转换计算：A选项(1101)2=1310；B选项3×16+10=2.答案：A解析：利用逻辑代数冗余律：AB+A3.答案：A解析：TTL与非门悬空相当于接高电平，不影响逻辑功能；闲置输入端禁止接地或接低电平，会导致输出固定高电平，电路失效。4.答案：C解析：译码器、编码器、数据选择器均为无记忆组合逻辑电路；计数器依靠触发器记忆状态，属于时序逻辑电路。5.答案：A解析：基本RS触发器禁止R、S同时为1，约束条件为RS=0，避免状态不定。6.答案：B解析：ADC为模数转换器，实现模拟信号转数字信号；DAC为数模转换器，实现数字转模拟。7.答案：C解析：n位二进制计数器模值为2n，4位计数器模值=28.答案：B解析：CMOS门核心优势是静态功耗极低、抗干扰能力强；TTL门优势为开关速度快、带负载能力强。9.答案：C解析：3-8译码器输入CBA对应二进制数，101对应十进制5，对应输出Y5有效（低电平有效）。10.答案：B解析：单稳态触发器触发后输出固定宽度脉冲，常用于波形整形、定时、延时；多谐振荡器产生连续方波。二、填空题答案及解析（10分）1.高电平（1）、低电平（0）2.与运算、或运算、非运算3.2、进位解析：半加器实现两个1位二进制加数相加，无低位进位输入；全加器包含进位输入。4.电路原有状态（历史状态）解析：时序电路具备记忆性，输出由输入+现态共同决定，组合电路仅由输入决定。5.矩形方6.1三、判断题答案及解析（10分）1.√解析：任意逻辑函数的最小项表达式唯一，最简与或表达式不唯一。2.×解析：组合逻辑电路无记忆元件，无记忆功能，输出仅由当前输入决定。3.√解析：D触发器次态跟随输入D，特性方程固定为Qn+14.×解析：ADC转换精度由分辨率、量化误差、转换速率、器件误差等共同决定。5.√解析：同步计数器所有触发器时钟端接同一时钟信号，同步翻转，无异步延迟。四、简答题答案及解析（20分）1.组合逻辑电路与时序逻辑电路核心区别（1）记忆性：组合电路无记忆元件，无记忆功能；时序电路含触发器等记忆元件，具备记忆功能。（2）输出特性：组合电路输出仅由当前输入唯一决定，与历史状态无关；时序电路输出由当前输入+电路现态共同决定。（3）结构组成：组合电路仅由逻辑门构成；时序电路由逻辑门+记忆元件构成。2.全加器与半加器区别及应用区别：半加器仅实现两个1位二进制数相加，无低位进位输入，输出和与本位进位；全加器可实现两个1位二进制数+低位进位三者相加，包含进位输入、进位输出。应用场景：半加器多用于最简加法单元、无进位低位加法；全加器多用于多位二进制加法器、ALU运算单元、算术运算电路核心模块。3.CMOS与TTL逻辑门优缺点TTL门：优点是开关速度快、带负载能力强、稳定性好；缺点是功耗大、抗干扰能力弱、集成度低。CMOS门：优点是静态功耗极低、抗干扰能力强、集成度高、电源范围宽；缺点是开关速度略慢、输入端易受静电损坏、带负载能力较弱。4.A/D转换器基本工作流程分为四个核心步骤：采样：按采样频率抽取连续模拟信号，转化为离散时间信号；保持：保持采样电压稳定，保证转换期间电压不变；量化：将连续模拟电压归并为有限个离散量化电平；编码：将量化后的电平转换为对应的二进制数字代码输出。五、分析计算题答案及解析（30分）1.逻辑函数化简（10分）已知F(A,B,C)=∑m(0,1,3,4,6,7)卡诺图化简：3变量卡诺图，圈组合并最小项m0+m1：AB；m3+m7：BC；m4+m6：最简与或表达式：F=逻辑电路图：由两个非门、三个与门、一个或门搭建，分别实现对应逻辑项后汇总输出。2.时序电路分析（10分）假设电路为单D触发器构成最简时序电路，输入D=（1）驱动方程：D=（2）状态方程：代入D触发器特性方程Qn+1=D（3）输出方程：无额外输出，输出Q跟随状态变化（4）状态转换表：现态0→次态1，现态1→次态0（5）电路功能：T'触发器，每来一个时钟脉冲，状态翻转一次，可实现二分频功能。3.DAC参数计算（10分）已知：n=8，VREF=5V（1）分辨率：1（2）最小输出电压（LSB）：V（3）最大输出电压（FSB）：V六、设计题答案及解析（10分）三人表决电路设计（与非门实现）1.定义变量：输入A、B、C代表三人投票，1=同意，0=反对；输出F，1=通过，0=否决。2.列真值表：共8种输入组合，ABC中2个及以上1时，F=1。3.写最小项表达式：F=∑m(3,5,6,7)4.化简：F=AB+BC+AC5.转换为与非式（与非门实现）：F=6