集成电路三维封装芯片叠层工艺过程和评价要求

集成电路三维封装芯片叠层工艺过程和评价要求

目录

1.规范................................................................................................2

2.规范性引用文件.....................................................................................2

3.术语和定义.........................................................................................3

3.1.三维封装Dpackaging.........................................................................................................................................................3

3.2.芯片堆叠diestack...............................................................................................................................................................3

3.3.系统级封装(SIP)systeminpackage(SIP)........................3

4.一般要求.............................................................................................3

4.1.人员...........................................................................................3

4.2.设备、仪器和工装夹具..........................................................................3

5.详细要求.............................................................................................4

5.1.工艺流程.......................................................................................4

5.1.1.引线键合类芯片叠层工艺流程：.............................................................4

5.1.2.倒装类芯片叠层工艺流程：.................................................................5

5.2.工艺准备.......................................................................................5

5.2.1.文件.......................................................................................5

5.2.2.设备和仪器................................................................................6

5.2.3.工装夹具........................................6

5.3.待叠层芯片确认.................................................................................6

5.4.引线键合类芯片叠层工艺........................................................................6

5.4.1.材料确认........................................6

5.4.2.点胶.......................................................................................6

5.4.3.叠层结构........................................7

5.5.倒装类类芯片叠层工艺...........................................................................8

5.5.1.材料确认.........................................8

5.5.2.族层结构.........................................9

5.6.标识、转运和贮存..............................................................................9

5.6.1.标识.......................................................................................9

5.6.2.转运.......................................................................................9

5.6.3.贮存.......................................................................................9

5.7.记录.........................................................................................10

6.评价要点..........................................................................................10

6.1.1.芯片粘接层空隙评价要点...................................................................11

第1页共14页

6.1.2.芯片粘接强度评价要点.....................................................................11

6.1.3.芯片剪切强度评价要点.....................................................................12

6.2.倒装类芯片直层工艺的评价要点.................................................................12

6.2.1.倒装类芯片叠层的评价要点................................................................12

6.2.2.倒装类芯片焊接评价要点..................................................................12

7.国家标准《集成电路三维封装芯片叠层工艺过程和评价要求》（征求意见稿）编制说明.....................12

7.1.工作简况.......................................................................................12

7.1.1.任务来源.................................................................................12

7.1.2.起草单位简介.............................................................................12

7.1.3.主要工作过程.............................................................................13

7.2.标准编制原则和确定主要内容的论据及解决的主要问题...........................................13

7.2.1.本标准制定原则...........................................................................13

7.2.2.标准的主要内容与依据.....................................................................13

7.3.主要试验（或验证）情况分析....................................................................14

7.4.知识产权说明...................................................................................14

7.5.采用国际标准和国外先进标准情况...............................................................14

7.6.与现行相关法律、法规、规章及相关标准的协调性................................................14

1.规范

本标准规定了集成电路三维封装芯片叠层工艺过程和评价要求。标准规定了芯片叠层工艺过程

的一般要求和所使用的原材料、设备、工艺流程、关键工艺要求及评价要求。

本标准适用于集成电路三维封装中使用粘结工艺及倒装工艺进行的芯片堆层工艺。

2.规范性引用文件

下列文件中的条款通过本标准的引用而成为本标准的条款。凡是注日期的引用文件，其随后所

有的修改单（不包含勘误的内容）或修订版均不适用于本标准，然而，鼓励根据本标准达成协议的

各方研究是否可使用这些文件的最新版本。凡是不注明日期的文件，其最新版本适用于本标准。

GB/T25915.1-2010洁净室及相关受控环境第1部分：空气洁净度等级

GIB548B-2005微电子器件试验方法和程序

GB/T35005-2018集成电路倒装焊试验方法

GJB3007防静电工作区技术要求

GB/TXXXX-20XX集成电路三维封装术语和定义（报批稿）

第2页共14页

3.术语和定义

3.1.三维封装Dpackaging

使用引线键合、叠层封装或嵌入印制电路板的多芯片三维集成。

3.2.芯片堆叠diestack

将包含两层或多层有源电子特件的芯片垂直和水平集成在一个电路里。

3.3.系统级封装(SIP)systeminpackage(SIP)

集成多个芯片、封装体或它们的组合集成为系统的单个封装。

4.一般要求

4.1.人员

工艺人员应满足以下要求：

a)应掌握集成电路三维封装工艺相关的基础知识；

b)应掌握环境保护和职业健康安全相关的基础知识，能应急解决工艺过程中可能出现的问题；

c〕应了解厂房的管理制度，自觉遵守人员着装、防静电操作要求等相关的各项规定；

d)应熟练掌握工艺设备和仪器的操作方法，并取得相应的设备仪器操作资格证。

4.2.设备、仪器和工装夹具

叠层工艺所需设备应定期进行鉴定，监视与测量仪器应定期进行计量校准，设备和仪器均应在

有效期内使用。工装夹具应完好无损、洁净，规格尺寸应与工艺要求相适应，常用设备仪器及工夹

具见表1所示：

表1常用设备仪器及工装夹具

序号名称主要技术要求用途

1装片点胶机装片精度：XY不超过20Hm,eW0.5。点胶、装片工艺

2热压焊机温度、压力范围可调用于倒装芯片互连

3固化炉温度误差小超过10℃；30分钟时间误差小超过5s胶材料固化

4回流炉温度可调焊膏焊接及胶水固化

5清洗机清洗后芯片表面无助焊剂残留清洗倒装芯片助焊剂

6低倍显微镜10倍〜60倍装片后外观检验

7高倍显微镜75倍〜200倍芯片检验

8X射线检测仪满足GJB548B-2005方法2012.1中设备要求空洞检验

9超声扫描检测仪满足GJB548B-2005方法2030中设备要求空洞检验

10粘接强度测试仪满足GJB548B-2005方法2027.1中设备要求粘接层强度检验

11剪切强度测试仪满足GJB548B-2005方法2019.2中设备要求粘接层强度检验

12三坐标检测仪精度士5qm粘接层厚度检脸

13芯片盒防静电芯片装载

第3页共14页

14托盘防静电外壳装载

15镶子防静电原材料夹取

1.1材料

芯片叠层工艺使用的粘接待料应满足以下要求：

a）芯片叠层工艺所使用的粘接材料应是检验合格的产品；

b）所用粘接材料应严格按照相关存储条件存放，并在有效期内使用。

1.2环境

芯片叠层工艺所需环境应满足以下要求：

a）环境温度：16℃-30℃；

b）相对湿度：30%〜65%；

0洁净度：环境洁净度至少需达到GB/T25915.1-2010中ISO7级规定；

d）工作场所：工作场所应整洁、干净，具有良好的通风和照明条件，具有良好的防静电措施。

1.3安全

芯片叠层工艺应注意以下安全事项：

设备仪器电源应可靠接地，定期对设备仪器的水、电、气系统进行安全检查；

工艺人员应按设备仪器操作规程所要求的操作顺序操作；

5.详细要求

5.1.工艺流程

5.1.1.引线键合类芯片叠层工艺流程：

引线键合类芯片叠层工艺流程见图1：

第4页共14页

半导体芯片制造工艺流程

单

晶

硅

片R«(XA)»•

制

拉单晶IOT鬣外圆|由

造由倒角IN磨削或研磨INCMP

一

前

道

工

扩散©薄膜淀积酰光刻步刻蚀，离子注入QCMP）金属化Q测试

艺

后

道

工

艺I背面减薄|玲「嘉圆切割时讪%引线键合|由模塑用切攀!

图1引线键合类芯片叠层工艺流程图

5.1.2.倒装类芯片叠层工艺流程:

倒装类芯片叠层工艺流程见组2：

高速

c=>贴片机

底部充填

烘烤

港胶gI检冽I

图2倒装类芯片叠层工艺流程图

5.2.工艺准备

5.2.1.文件

检查并确认使用的工艺文件、图纸、作业指导书等文件的现行有效性和完整性，明确堆叠芯片

的尺寸和厚度等要素。

第5页共14页

5.2.2.设备和仪器

设备和仪器准备应满足下列要求：

a）确认电、气、真空等供应正常，相关设备和仪器启动和运行正常；

b）观察并确认设备各项指标，一般包括真空压力、压缩空气压力、载台温度、吸嘴温度（必

要时）。

5.2.3.工装夹具

装片前准备好装片工艺所要使用的工装夹具，一般包括传送舟、底座、片盒以及镜子等。具体

的工装夹具使用要求如下。

a）各工装夹具表而应清洁、无沾污物；

b）应按芯片尺寸选用配套的片盒，片盒应平整无翘曲变形；

c〕应选用防静电镣子，且镜头内侧应平整无毛刺

5.3.待叠层芯片确认

a）应按照工艺文件核对芯片型号、批号、数量等；

b）芯片应符合工艺文件或作业指导书的相关要求。

5.4.引线键合类芯片叠层工艺

5.4.1.材料确认

a）包装盒上应标明胶材料的型号、制造日期、有效期、贮存条件等情况；

b）胶材料测试数据（粘度、粘结力、电阻率及离子提取物含量等）应符合技术要求；

c〕胶材料的生产日期或有效期应在规定有效期内；

d）胶体应均匀，无气泡、空洞、小团块或分层等现象；

e）使用前应完成材料的评价和验收程序，具体参照GJB548B-2005方法5011中相关要求。

5・4.2.点胶

按照产品封装工艺文件中的规定，选用与文件中要求相符的粘接材料及点胶方式，具体要求如

下：

a）应根据芯片合理设置点胶高度、螺杆转速、点胶头移动速度等参数；

b）应根据芯片尺寸确定点胶图形，如图3所示。

1）芯片面积W4*4mn?时用“X”形胶，“X”胶形的尺寸是芯片对角线的长度；

2）芯片面积24*4mm2时用“米”形胶，“米”字形胶中间的“十”字约是芯片长、宽尺寸的

2/3长度，对角线时芯片对角线的长度;

第6页共14页

3）芯片面积，4*4mm2时用“雪花”形胶，“雪花”字形中间的“十”字约时芯片长、宽尺寸

的1/3长度，小分枝末端距离中心约2/3高度，对角线时芯片对角线的长度。

X”形胶“米”形雪花”形胶

图3点胶形状

5.4.3.叠层结构

按照产品封装工艺文件中的规定，选用与文件中要求相符的堆叠结构，具体要求如下：

5.4.3.1.金字塔形叠层结构

金字塔形叠层结构：使用人小不同的芯片、下层芯片的面积要人于上层，芯片逐层增加，使用

引线键合技术将芯片与芯片互联起来，呈金字塔形状，如图4所示；

险先进断电路封装泅试

图4金字塔形叠层结构

5.4.3.2.夹层式叠层结构

夹层式叠层结构：将相同尺寸的芯片在Z方向上一层一层累加，在叠加的过程中完成互联，由

于芯片尺寸相同，在上下层芯片之间需添加绝缘隔离介质，使得上下两层间存在实现引线键合所需

的空间，如图5；

先迸集成电路药装泅试

图5夹层式叠层结构

5.4.3.3.错位式叠层结构

错位式叠层结构：使用相同尺寸的芯片，上层芯片与下层芯片间进行错位贴装，这样每层戏弄

表面就有足有的面积和空间可以用来进行引线键合，如图6所示;

第7页共14页

■Challenges

先进集成电路封装泅试

图6错位式叠层结构

5.4.3.4.交替式叠层结构

交替式叠层结构：使用相同尺寸的芯片，上层芯片和下层芯片进行不同方向的错位贴装，交错

进行，这样每层芯片表面就有足够的面积和空间可以用来引线键合，如图7所示。

图7交替

5.5.倒装类类芯片叠层工艺

5.5.1.材料确认

a）包装盒上应标明材料的型号、制造日期、有效期、贮存条件等情况；

b）助焊剂的生产日期或有效期应在规定有效期内；

。底填材料的生产口期或有效期应在规定有效期内；

d）底填材料应均匀，无气泡、空洞、小团块或分层等现象；

。使用前应完成材料的评价和验收程序,具体参照GJBS48B-200S方法S011中相关要求.

第8页共14页

5.5.2.叠层结构

按照产品封装工艺文件中的规定，选用与文件中要求相符的堆叠结构，具体要求如下：

5.5.2.1.芯片尺寸不同的叠层结构

使用大小不同的芯片，逐层叠加，使用倒装技术将芯片与芯片互联起来的三维封装结构，如图

8所示；

图8芯片尺寸不同的叠层结构

5.5.2.2.芯片尺寸相同的叠层结构

使用大相同的芯片，逐层叠加，使用倒装技术将芯片与芯片互联起来的三维封装结构，如图9

所示：

图9芯片尺寸相同的叠层结构

5.6.标识、转运和贮存

5.6.1.标识

产品标识应满足以下要求：

a）需对叠层过程中所产生的待堆叠、堆叠待检、己堆叠产品进行状态标识;

a）需对检验中出现的不合格品进行标识和隔离。

5.6.2.转运

转运过程应满足以下要求：

a）产品加工完转交下一个工序应将产品整齐地平铺在专用的转运容器中；

b）转运容潜表面应洁净、光滑，不能有油污、灰尘、异物等污染源；

c〕转运容器应由无腐蚀的材料制成，具有适中的硬度能够保护产品；

d）产品加工完转交下一个工序应保证产品无损坏和污染。

5.6.3.贮存

第9页共14页

叠层芯片封装完成并检验完后应放置到专用的容器中，并存储在氮气柜或干燥柜中。

5.7.记录

需按规定格式填写叠层工艺记录单。叠层工艺记录单应清晰整洁，若有改动，改动处要有签名

并填写改动日期。叠层工艺记录应至少包括日期、人员、芯片型号、批号、片号等。

6.评价要点

芯片叠层工艺过程中，为了避免工步之间的相互影响，需在各工步完成后，对当前工步进行全

面的评价，在确保评价合格后进行下一工步。

引线键合类芯片叠层工艺的评价要点

第10页共14页

叠层工艺中途及叠层工艺完成后，都需要对芯片叠层情况进行评价，评价要求如下：

a）芯片位置相对于封装设计文件要求的位置偏转e近士3'，偏离W±50pm,倾斜近2°或高度差&

0.1mm,如图10所示，有特殊要求的除外；

图10装片位置判别标准

b）芯片每边的75%以上课件粘接材料则合格，芯片侧面粘接材料高度HW芯片厚度的3/4则合

格，粘接材料高度尺寸大于底部宽度尺寸和的堆积、颈缩则不合格，粘接材料高于芯片高度

或卷曲则不合格，如图11所示；

E3Hd；7'j

合格合格不合格

图11粘接材料检查判据

c）首件产品需测量粘接层厚度，并保证粘接层厚度在30~70pm的范围内。粘接层厚度H=测量

值H1（即芯片粘接后的高度）-芯片的厚度H2,详见图12中所示；

图12粘接层厚度示意图

d）芯片表面不得出现绝缘胶或导电胶等粘接材料的沾污及外来杂质;

e）粘接材料不得出现任何剥落、起皮或隆起；

f）粘接材料不得污染键合区，或使封装引出端之间形成桥连；

g）叠层工艺过程中芯片不得出现缺岗、擦伤裂纹等现象：

芯片粘接层空隙评价要点

芯片粘接层空隙评价参照GJB548B-2005方法2012.1进行。

芯片粘接强度评价要点

芯片粘接强度检评价参照GJB548B方法2027.1进行。

芯片剪切强度评价要点

芯片剪切强度评价参照GJB548B方法2019.2进行。

二々先进桀成电路封装测试

6.2倒装类芯片U层工艺的评价要点

6.1.1.芯片粘接层空隙评价要点

芯片粘接层空隙评价参照GJB548B-2005方法2012.1进行。

6.1.2.芯片粘接强度评价要点

第11页共14页

芯片粘接强度检评价参照GJB548B方法2027.1进行。

6.1.3.芯片剪切强度评价要点

芯片剪切强度评价参照GJB548B方法2019.2进行。

6.2,倒装类芯片叠层工艺的评价要点

6.2.1.倒装类芯片叠层的评价要点

叠层工艺中途及叠层T艺完成后,都需要对芯片叠层情况进行评价,评价要求如下：

a）芯片相对于封装设计文件要求，回流后，焊接面积需大于等于焊盘面积的90%,如图13所

示，有特殊要求的除外；

图13装片位置判别标准

b）叠层工艺过程中芯片不得出现缺损、擦伤裂纹等现象；

6.2.2.倒装类芯片焊接评价要点

倒装类芯片焊接评价参照GB/T35005-2018进行。

7.国家标准《集成电路三维封装芯片叠层工艺过程和评价要求》（征求意

见稿）编制说明

7.1.工作简况

7.1.1.任务来源

本项目是2018年国家标准委下达的军民通用化工程标准项目中的一项，本国家标准的制定任

务已列入2018年国家标准制修订项目，项目名称为《集成电路三维封芯片叠层工艺过程和评价要

求》，项目编号为：***。本标准由中国电子科技集团公司第五十八研究所负责组织制定，标准归口

单位为全国半导体器件标准化技术委员会集成电路分技术委员会（TC78/SC2）o

7.1.2.起草单位简介

中国电子科技集团公司第五十八研究所为我国超大规模集成电路制造的骨干研制单位，长期从

事军用超大规模集成电路（特别是军用ASIC、CPU、DSP等）的科研开发与批量生产，拥有产品设

第12页共14页

计、掩模制造、芯片制造、封装、测试及可靠性检睑等较为完整的军用集成电路产'亚链。

7.1.3.主要工作过程

接到编制任务，项目牵头单位中国电子科技集团公司第五十八研究所成立了标准编制组，中科

院微电子研究所、华进半导体封装先导技术研发中心有限公司、中国电子科技集团公司第十三研究

所等相关单位参与标准编制工作，编制组落实了各单位职责，并制定编制计划。

编制组查找了国际、国内三维集成电路封装相关标准，认真研究了现行集成电路标准体系和相

关标准技术内容，在此基础上形成了标准草案。

7.2.标准编制原则和确定主要内容的论据及解决的主要问题

7.2.1.本标准制定原则

本标准遵循“科学性、实用性、统一性、规范性”的原见进行编制，依据GB/T1.1-2009规则起

草，确立了本标准的范围、规范性引用文件、术语和定义。

7.2.2.标准的主要内容与依据

7.2.2.1.本标准的定位

本标准是三维(3D)集成电路(IC)封装系列标准中的一项，规定了芯片叠层工艺过程的一般

要求和所使用的原材料、设备、工艺流程、关键工艺要求及评价要求，适用于集成电路三维封装中

适用于集成电路三维封装中使用粘结工艺及倒装工艺进行的芯片堆层工艺。

7.2.2.2.关于引用文件

GB/T25915.1-2010洁净室及相关受控环