数字电子技术题库

《数字电子技术》试题库说明：数字电子技术试题库适用于电子类各专业数字电子技术课程期末考核选用，也适用于专升本协同培育应用型本科人才入学考试选用。本题库根据六个教学项目涉及的教学内容，分为逻辑代数和门电路、组合逻辑电路、触发器、时序逻辑电路、脉冲信号产生与整形电路、DAC和ADC等六个单元，每个单元设有选择题、判断题、填空题、简析题和综合题等五种题型。具体题目数量和试题建议抽取数量如下表所示。表1题库题目数量和试题建议抽取数量表题型单元一、选择题二、判断题三、填空题四、简析题五、综合题2分/题抽10题占20分1分/题抽10题占10分1分/空抽20空占20分8分/题抽3题占24分13分/题抽2题占26分题量抽取题量抽取题量抽取题量抽取题量抽取1逻辑代数和门电路202202404101--2组合逻辑电路202202404--1013触发器202202404101--4时序逻辑电路202202404--1015脉冲信号产生与整形电路101101202101--6DAC和ADC101101202抽取题目方法：题库采用表格编辑，去除不选的行，保留抽取的行，重编序号，将表格框线设置为无。

一、选择题（2分×10题）序号单元题量建议抽取数量1-20逻辑代数和门电路20221-40组合逻辑电路20241-60触发器20261-80时序逻辑电路20281-90脉冲信号产生与整形电路10191-100DAC和ADC101下列各式中，四变量A、B、C、D的最小项是（）。A．ABCDB．AB(C+D)C．+B+D．A+B+C+D为实现线与逻辑功能，应选用（）。A．OC门 B．OD门 C．TSL门D．A和B均可（1000100101110101）8421BCD对应的十进制数为（）。A．8561

B．8975

C．7AD3

D．7971当逻辑函数有n个变量时，共有（）个变量取值组合。

A．n

B．2n

C．n2

D．2n函数与（）。A．互为对偶式

B．互为反函数

C．相等

D．A、B、C都不对或非门的一个输入端接低电平，另一个输入端接数字信号时，则输出数字信号与输入数字信号的关系为（）。A．高电平

B．低电平

C．同相

D．反相要将异或门作为反相器使用时，另一个多余输入端应接（）。A．0

B．1

C．两个输入端相连

D．A、B、C都不对异或门的一个输入端接输入数字信号，另一个输入端接高电平时，则输出数字信号（）。A．始终为高电平

B．始终为低电平

C．与输入信号同相

D．与输入信号反相两个输入变量相同则输出为“0”，不同则输出为“1”，它的逻辑关系是（）。

A．或逻辑

B．与逻辑

C．异或逻辑

D．同或逻辑集电极开路门（OC门）在使用时，输出端需通过电阻接（）。A．地B．电源VCC

C．输入端

D．A和B均可下面逻辑式中，不正确的是（）。A．B．A+AB=A

C．A(A+B)=A

D．AB=BA使逻辑函数为1的变量的取值是（）。A．100B．110

C．011D．010对CMOS与非门电路，其多余输入端正确的处理方法是（）。A．通过大电阻接地（>1.5KΩ）B．悬空C．通过小电阻接地（<1KΩ）D．通过电阻接VCC在四变量卡诺图中，逻辑上不相邻的一组最小项为（）。A．m1与m3B．m4与m6C．m5与m13D．m2与m6已知,下列结果中正确的是（）。A．Y＝AB．Y＝BC．Y＝A＋BD．已知,下列结果中错误的是（）。A．B．C．D．逻辑函数的的标准与或式为（）。A．B．C．D．在开关电路中，功耗最低的是（）。A．二极管B．双极型三极管C．晶体管D.MOS管函数F(A,B,C)=AB+BC+AC的最小项表达式为（）。A.F(A,B,C)=∑m（0,2,4）B.F(A,B,C)=∑m（3,5,6,7）C.F(A,B,C)=∑m（0,2,3,4）D.F(A,B,C)=∑m（2,4,6,7）以下电路中常用于总线应用的是（）。A.TSL门B.OC门C.漏极开路门D.CMOS与非门组合逻辑电路通常由（）组合而成。A.门电路B.译码器C.编码器D.触发器在下列逻辑电路中，不是组合逻辑电路的有（）。A. 译码器B.编码器C.全加器D.寄存器若在编码器中有20个编码对象，则要求输出二进制代码位数为（）位。A. 4B.5C.10D.20允许有多个有效输入电平的编码器是（）。A．二进制编码器B．二—十进制编码器Ｃ．优先编码器Ｄ．以上都不是输出低电平有效的二—十进制译码器输出=0时，它的输入代码为（）。A．0101B.0011C.1001D.0111若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位。A.5B.6C.10D.50一位8421BCD码译码器的数据输入线与译码输出线的组合是（）。A．4:6B.1:10C.4:10D.2:48线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其低电平有效输出的值是（）。A．000B.010C.101D.111二—十进制编码器的输入编码信号应有（）个。A．2B．4C．8D．10在二进制译码器中，若输入有4位代码，则输出有（）个信号。A．2B．4C．8D．16输入为n位二进制代码的译码器输出端个数为（）。A．n2B．2nC．2nD．n数据分配器和（）有着相同的基本电路结构形式。A．加法器B．编码器C．数据选择器D．译码器十六路数据选择器的地址输入（选择控制）端有（）个。A．2B.4C.8D.16八路数据选择器的地址输入（选择控制）端有（）个。A．2B.4C.3D.8一个8选1的数据选择器，当选择控制端S2S1S0的值分别为100时，输出端输出（）。A.1 B.0C.D4的数据D.D5的数据一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（）。A.1 B.0C.D4的数据D.D5的数据用三线—八线译码器74LS138和辅助门电路实现逻辑函数，应（）。A.用与非门，Y=B.用与门，Y=C.用或门，Y=D.用或非门，Y=用三线—八线译码器74LS138和辅助门电路实现逻辑函数Y=，应（）。A.用与非门，Y=B.用与门，Y=C.用或门，Y=D.用或门，Y=用四选一数据选择器实现函数Y=，应使（）。A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3=0C.D0=D1=0，D2=D3=1D.D0=D1=1，D2=D3=0用四选一数据选择器实现函数Y=，应使（）。A.D2=D3=1，D0=D1=0B.D1=1，D0=D2=D3=0C.D2=D3=0，D0=D1=1D.D1=0，D0=D2=D3=1仅具有置“0”和置“1”功能的触发器是（）。A.基本RS触发器B.钟控RS触发器C.D触发器D.JK触发器由与非门组成的基本RS触发器不允许输入的变量组合为（）。A.00B.01C.10D.11与非门构成的基本RS触发器的约束条件是（）。A.R+S=0B.R+S=1C.RS=0D.RS=1同步RS触发器的特征方程是（）。A.B.C.D.仅具有保持和翻转功能的触发器是（）。A.JK触发器B.T触发器C.D触发器D.Tˊ触发器触发器由门电路构成，但不同于门电路功能，主要特点是具有（）。A.翻转功能B.保持功能C.记忆功能D.置0置1功能TTL集成触发器直接置0端和直接置1端在触发器正常工作时应（）。A.=1，=0B.=0，=1C.保持高电平“1”D.保持低电平“0”按触发器触发方式的不同，双稳态触发器可分为（）。按逻辑功能的不同，双稳态触发器可分为（）。为避免“空翻”现象，应采用（）触发方式的触发器。A.主从B.边沿C.电平D.时钟J=K=1时，边沿JK触发器的时钟输入频率为120Hz。Q输出为（）。A.保持为高电平B.保持为低电平C.频率为60Hz波形D.频率为240Hz波形JK触发器在CP作用下，要使Qn+1=Qn，则输入信号必为（）。A.J=K=0B.J=Qn，K=0C.J=Qn，K=QnD.J=0，K=1RS触发器当R=S=0时，Qn+1=（）。A.0B.1C.QnD.Qn要将上升沿触发D触发器CT74LS74输出Q置为低电平0时，输入应为（）。A．RD=1、SD=1、D=1B．RD=1、SD=1、D=0C．RD=0、SD=1、D=1D．RD=1、SD=0、D=0逻辑电路如图所示，A=“0”时，CP脉冲来到后D触发器（）。A.置“0”B.置“1”C.保持原态D.状态翻转CP1CP1要将下降沿触发的边沿JK触发器CT74LS112输出Q置为高电平1时，输入应为()。A．J=1、K=1、RD=1、SD=1，输入B．J=1、K=0、RD=0、SD=1，输入C．J=1、K=1、RD=1、SD=1，输入D．J=1、K=0、RD=1、SD=1，输入JK触发器，要使得输出，则输入信号应为()。A． J=0，K=1 B．J=1，K=0C．J=K=0 D．J=K=1边沿JK触发器CT74LS112的RD=1、SD=1，且J=1、K=1时，如时钟脉冲CP输入频率为100kHz，则Q端输出脉冲的频率为(A．50kHz B．100kHzC．150kHz D．200kHz某JK触发器工作时，输出状态始终为1，可能的原因为()。A．无时钟脉冲输入 B．异步置1端始终有效C．J=K=0 D．J=K=1若时钟脉冲CP输入频率为32768Hz的方波，经D触发器所构成的15级二分频电路，将获得频率为()的方波。A．8Hz B．4HzC．2Hz D．1Hz构成计数器的基本单元是（）。A.与非门B.或非门C.触发器D.放大器计数器的模是（）。A.触发器的个数B.计数状态的最大可能个数C.实际计数状态的个数构成移位寄存器的主要电路是（）。A.门电路B.触发器C.计数器D.数据选择器某计数器在计数过程中，当计数器从111状态变为000状态时，产生进位信号，此计数器的计数长度是（）。A.8B.7C.6某计数器在计数过程中，当计数器从1111状态变为0000状态时，产生进位信号，此计数器的模是（）。A.4B.8C.15D.164个触发器可以构成（）位二进制计数器。A.4位B.8位C.16位D.32位4位二进制计数器有（）计数状态。A.4个B.8个C.16个D.32个一位8421BCD码十进制计数器至少需要（）个触发器。A.3个B.4个C.5个D.6个一个4位二进制加法计数器起始状态为1000，当接到6个脉冲时，触发器状态为（）。A.0011B.1100C.1110D.1111一个4位二进制加法计数器起始状态为1001，当接到4个脉冲时，触发器状态为（）。A.0011B.0100C.1101寄存器由（）组成。A.门电路B.触发器C.触发器和具有控制作用的门电路D.计数器某一4位二进制加法计数器，输入时钟脉冲频率为128kHz，则该计数器输出端最高位Q3输出信号的频率为（）。A．512kHzB．32kHzC．8kHzD．4kHz两个同步二进制加法计数器74LS161级联构成256进制同步加法计数器，则该计数器高位片的最高位输出端Q3的频率是低位片的最高位输出端Q3的频率的（）倍。A．16B．8C．1/16D．1/8同步二进制加法计数器74LS161输入时钟脉冲频率为128kHz，现欲得到频率为16kHz的脉冲信号，应从计数器的哪个输出端得到（）。A．Q0B．Q1C．Q2D．Q3输入时钟脉冲频率为100kHz时，则十进制计数器最后一级输出脉冲的频率为（）。A．10kHzB．20kHzC．50kHzD．100kHzN个触发器可以构成最大计数长度为（）的计数器。A.NB.2NC.N2D.2NN个触发器可以构成能寄存（）位二进制数码的寄存器。A.NB.2NC.N2D.2N五个D触发器构成环形计数器，其计数长度为（）。A.5B.10C.25D.32模为64的二进制计数器，它至少由（）位触发器构成。A.64 B.6 C.8 D.32模为100的二进制计数器，它至少由（）位触发器构成。A.7 B.8 C.10 D.100为了将正弦信号转换成与其频率相同的脉冲信号，可采用（）。A.多谐振荡器B.移位寄存器C.单稳态触发器D.施密特触发器要将三角波变换为矩形波，需选用（）。A.单稳态触发器B.施密特触发器C.多谐振荡器D.双稳态触发器加上电源就能自动产生矩形脉冲信号的电路是（）。A.施密特触发器B.单稳态触发器C.T触发器D.多谐振荡器由555定时器构成的单稳态触发器，其输出脉冲宽度取决于（）。A.电源电压B.触发信号幅度C.触发信号宽度D.外接R、C的数值能把2kHz正弦波转换成2kHz矩形波的电路是（）。A.多谐振荡器B.施密特触发器C.单稳态触发器D.二进制计数器用来鉴别脉冲信号幅度时，应采用（）。A.稳态触发器B.双稳态触发器C.多谐振荡器D.施密特触发器输入为2kHz矩形脉冲信号时，欲得到500Hz矩形脉冲信号输出，应采用（）。A.多谐振荡器B.施密特触发器C.单稳态触发器D.移位寄存器如将宽度不等的脉冲信号变换成宽度符合要求的脉冲信号时，应采用（）。A．施密特触发器 B．单稳态触发器 C.触发器D．多谐振荡器555定时器构成的施密特触发器，在电源电压为15V时（电压控制端不用，并经滤波电容接地）。其回差电压ΔUT等于（）。A．15V B．10V Ｃ．7.5Ｖ Ｄ．５Ｖ555定时器构成的施密特触发器，在电源电压为15V，电压控制端接12V电压时，其正向阈值电压、负向阈值电压分别等于（）。A．15V，5V B．10V，5V Ｃ．12V，6VD．9V，3V一个8位数字量输入的DAC，其分辨率为（）位。A.1B.3C.4D.8在4位倒T型电阻网络DAC中，权电阻网络的电阻取值有（）种。A.1B.2C.4D.8为使采样输出信号不失真地代表输入模拟信号，采样频率和输入模拟信号的最高频率的关系是（）。A.≥B.≤C.≥2D.≤2将一个时间上连续变化的模拟量转换为时间上断续（离散）的模拟量的过程称为（）。A.采样B.量化C.保持D.编码将幅值上、时间上离散的阶梯电平统一归并到最邻近的指定电平的过程称为（）。A.采样B.量化C.保持D.编码用二进制码表示指定离散电平的过程称为（）。A.采样B.量化C.保持D.编码在D/A转换电路中，输出模拟电压与输入的数字量之间（）关系。A.成正比B.成反比C.无D.不确定在A/D转换电路中，输出数字量与输入的模拟电压之间（）关系。A.成正比B.成反比C.无D.不确定8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，若输入数字量只有最高位为1时，则输出电压为（）V。A．0.039B．2.56C．1.28D．都不是图示R-2R网络型D/A转换器的转换公式为（）。A． B．C． D．

二、判断题（1分×10题）序号单元题量建议抽取数量1-20逻辑代数和门电路20221-40组合逻辑电路20241-60触发器20261-80时序逻辑电路20281-90脉冲信号产生与整形电路10191-100DAC和ADC101如果逻辑表达式A+B=A+C成立，那么B=C成立。（）逻辑变量的取值，1比0大。（）约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（）二进制数的权值是10的幂。（）异或函数与同或函数在逻辑上互为反函数。（）2输入或非门的一个输入端接低电平时，可构成非门。（）同或门一个输入端接高电平时，可作反相器使用。（）逻辑门电路的输出端可以并联在一起，实现“线与”功能。（）当CMOS与非门的输入端悬空时相当于接入逻辑1。（）CMOS或非门与TTL或非门的逻辑功能完全相同。（）卡诺图化简逻辑函数的本质就是合并相邻最小项。（）八进制数(18)8比十进制数(18)10小。（）逻辑函数的标准与或式又称为最小项表达式，它是惟一的。（）二极管和三极管在数字电路中可工作在截止区、饱和区和放大区。（）TTL或非门多余输入端可以接高电平。（）TTL和CMOS两种集成电路与非门，其闲置输入端都可以悬空处理。（）三态门输出为高阻时，其输出线上电压为高电平。（）当决定事件发生的所有条件中任一个（或几个）条件成立时，这件事件就会发生，这种因果关系称为与运算。（）CMOS传输门是一个双向开关，其输出端和输入端可互换使用。（）CMOS传输门即可以传输数字信号，也可以传输模拟信号。（）组合逻辑电路任意时刻的输出状态，与输入信号作用前电路原来的状态有关。（）全加器是不带进位的加法器。半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。（）多位数值比较器工作时采用从最低位逐步向高位进行比较的方式。（）编码器在任何时刻只能对一个输入信号进行编码。（）优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。（）编码器能将特定的输入信号变为二进制代码，而译码器能将二进制代码变为特定含义的输出信号。（）编码和译码是互逆的过程。（）要对8个输入信号进行编码，至少需要4位二进制码。（）3线—8线二进制译码器的每一个输出信号均对应输入变量的一个最小项。（）七段译码/驱动器输出高电平有效时，需选用共阳极接法的数码显示器。（）共阴极发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。（）驱动共阳极七段数码管工作的译码器的输出电平为低电平有效。（）驱动共阴极七段数码管工作的译码器的输出电平为低电平有效。（）数据选择器和数据分配器的功能正好相反，互为逆过程。（）八路数据分配器的地址输入（选择控制）端有8个。（）数据选择器是用以将一个输入数据分配到多个指定输出端上的电路。（）用译码器和数据选择器实现任一逻辑函数，均不需要对函数进行化简。（）使用译码器和数据选择器均可实现特定功能的组合逻辑电路。（）数据选择器和数据分配器是常用的时序逻辑电路器件。（）一个触发器可保存1位二进制数。（）触发器是一个具有记忆功能的基本逻辑电路。（）仅具有保持和翻转功能的触发器是RS触发器。（）同步RS触发器的约束条件是：R＋S=0。（）同步RS触发器和同步D触发器均存在“空翻”现象。（）JK触发器的特征方程是：。（）触发器和逻辑门一样，输出状态取决于输入现态。（）对边沿JK触发器，当J=K=1时，在CP为高电平期间，输出状态会翻转一次。（）D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。（）RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（）将同步RS触发器改为同步Ｄ触发器后，可克服“空翻”现象。（）上升沿触发器在时钟脉冲CP＝1期间，输出状态随输入信号变化而变化。()同步RS触发器在CP＝1期间，输出状态Q随输入信号R、S的变化而变化。()边沿JK触发器在CP＝1期间，输入信号J、K发生变化时，输出状态Q随之变化。

()将JK触发器的J、K输入端连接在一起，就可得到T触发器。()在时钟脉冲CP作用下T'触发器具有翻转功能。一个触发器具有两个互反的输出端Q和，可保存2位二进制数。()T'触发器具有保持和状态翻转功能。（触发器可用于组成计数器、移位寄存器等时序电路。（）在时钟脉冲CP作用下T'触发器具有翻转功能。因此，可用于分频电路。（构成计数器的主要电路是触发器。构成计数器电路的器件必须具有记忆功能。（）8421码十进制加法计数器处于1001状态时，应准备向高位发进位信号。（计数器是执行连续加1操作的逻辑电路。（）按照计数器在计数过程中触发器翻转次序，计数器可分为同步计数器和异步计数器。（）十进制计数器由十个触发器组成。（）构成计数器的主要电路是触发器，一个八进制计数器，可以由8个触发器组成。（）n位二进制计数器，最后一个触发器输出脉冲的频率将降为输入计数脉冲频率的1/2n。（）4个触发器构成的二进制计数器，其模值最大为16。（）在同步计数器中，各触发器的时钟脉冲CP都相同。（）4位二进制计数器也是一个16分频电路。（）计数器和寄存器均属于时序逻辑器件。（）移位寄存器只能串行输入数据。（）异步时序电路的各级触发器类型不同。（）同步时序电路各级触发器具有统一的时钟CP控制。（）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（）计数器的模是指构成计数器的触发器的个数。（）环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（）时序电路通常包含组合电路和存储电路两个组成部分，其中组合电路必不可少。（）一个时序电路，可能没有输入变量，也可能没有组合电路，但一定包含存储电路。（）单稳态触发器的暂稳态时间与输入触发脉冲宽度成正比。（）单稳态触发器的暂稳态维持时间用tw表示，与电路中RC成正比。（）单稳态触发器可将输入幅度不等、宽度也不等的脉冲信号整形成幅度和宽度都符合要求的脉冲信号输出。（）在555定时器组成的单稳态触发器中，加大触发脉冲的宽度可增大输出脉冲的宽度。（）施密特触发器可用于将三角波变换成正弦波。（）施密特触发器可将输入的模拟信号变换成矩形脉冲输出。（）施密特触发器工作时，其正向阈值电压应为正值，负向阈值电压应为负值。（）多谐振荡器的输出信号的周期与阻容元件的参数成正比。（）石英晶体多谐振荡器的振荡频率与电路中的R、C成正比。（）多谐振荡器能产生具有两个稳定状态的矩形波信号。（）D/A转换器的最大输出电压的绝对值可达到基准电压VREF。（）D/A转换器的位数越多，能够分辨的最小输出电压变化量就越小。（）D/A转换器的位数越多，转换精度越高。（）为保证A/D转换器的正常工作，输入的模拟电压最小值应大于基准电压VREF。（）在A/D转换中，基准电压VREF的值必须大于等于输入模拟电压的最大值。（）A/D转换过程中，通过提高信号的采样频率，可以适当减小量化误差。（）A/D转换器的量化级分得越多，量化误差就越小，输出二进制数的位数就越多。（）采样定理的规定，是为了能不失真地恢复原模拟信号，而又不使电路过于复杂。（）与并联比较型A/D转换器相比，双积分型A/D转换器的转换速度更快，精度更高。（）与双积分型A/D转换器相比，并联比较型A/D转换器精度较低，但速度更高。（）

三、填空题（1分×20空）序号单元题量建议抽取数量1-20逻辑代数和门电路40空4空21-40组合逻辑电路40空4空41-60触发器40空4空61-80时序逻辑电路40空4空81-90脉冲信号产生与整形电路20空2空91-100DAC和ADC20空2空数制转换：(01101001)8421BCD=(___________)10(B6)16=(__________________)2数制转换：(48)10=(______________)8421BCD(11000011)2=(_____________)16数制转换：(10010101)8421BCD=(____________)10(36)10=(______________)2。数制转换：(86)10=(______________)8421BCD(10001111)2=(______________)10十进制数9的8421BCD码为，5421BCD码为。十进制数6的8421BCD码为，5421BCD码为。有一数码10000011，作为自然二进制数时，它相当于十进制数，作为8421BCD码时，它相当于十进制数。有一数码10001000，作为自然二进制数时，它相当于十进制数，作为8421BCD码时，它相当于十进制数。逻辑变量和逻辑函数只有两种取值，它们表示两种相反的逻辑状态。基本逻辑关系有三种，它们是。将2016个“1”进行异或运算得到的结果是，将2016个“1”进行同或运算得到的结果是。逻辑函数的卡诺图中有个最小项，其中m1有个相邻项。逻辑函数的卡诺图中有个最小项，其中m6有个相邻项。摩根定律，。在时间上和幅值上都是断续变化的离散的电压或电流信号称为信号。数字电路分析的主要工具是。典型的TTL与非门电路使用的电源电压为V，输出高电平为V。数字电路中三极管通常作为开关元件使用，工作在区和区。对于CMOS与门和与非门，不使用的输入端应接或，对于CMOS或门和或非门，不使用的输入端应接或。对于TTL或门和或非门，不使用的输入端的处理方法有：=1\*GB3①；=2\*GB3②。将与非门作反相器使用，多余输入端应接电平；将异或门作反相器使用，多余输入端应接电平。将或非门作反相器使用，多余输入端应接电平；将同或门作反相器使用，多余输入端应接电平。组合逻辑电路任何时刻的输出信号，只取决于该时刻信号的状态，而与电路无关。多位数值比较器是从位开始，逐步向位进行数值的比较，直到得出结论。全加器有两个输出端，分别是和。8线－3线优先编码器74LS148的优先编码顺序是、、、…、，输出为。输入输出均为低电平有效。当输入…为01010101时，输出为。当输入…为10101010时，输出为。8线—3线优先编码器的输入为I0—I7，当优先级别最高的I7有效时，其低电平有效输出的值是，当输入I3有效时，其低电平有效输出的值是。译码器74HC138的使能端取值为时，处于允许译码状态。74HC138处于译码状态时，当输入A2A1A0=001时，输出=。在二进制译码器中，若输入有3位代码，则输出有个信号；若输入有4位代码，则输出有个信号。能完成两个一位二进制数相加，并考虑到低位进位的器件称为。能完成两个一位二进制数相加，但不考虑来自低位进位相加的器件称为。根据需要从多路信号选择一路信号送到公共数据线上的电路称为。实现将公共数据上的数字信号按要求分配到不同电路中去的电路称为。BCD七段译码器输入的是位8421BCD码，输出的是个电平信号。一个8选1的数据选择器有个数据输入端，个地址输入端。一个16选1的数据选择器，其选择控制（地址输入）端有个，数据输入端

有个。LED数码显示器有极和极两种连接方式。共阳极LED数码管采用输出有效的显示译码器驱动工作，共阴极LED数码管采用输出有效的显示译码器驱动工作。输出高电平有效的显示译码器驱动，用于连接共LED数码管工作，输出低电平有效的显示译码器驱动，用于连接共LED数码管工作。七段显示译码器输出低电平有效时，需选用接法的数码显示器；译码器输出高电平有效时，则需选用接法的数码显示器。编码和互为逆过程。数据选择和互为逆过程。译码器的功能和相反。数据分配器的功能和相反。·对于4选1数据选择器，当地址输入信号为A1A0=01时，输出Y的电平与数据输入端的电平相同；地址输入信号为A1A0=10时，输出Y的电平与数据输入端的电平相同。对于8选1数据选择器，当地址输入信号为A2A1A0=时，输出Y的电平与数据输入端D3的电平相同；地址输入信号为A2A1A0=时，输出Y的电平与数据输入端D7的电平相同。触发器的输出状态由触发器的和状态决定。两个与非门构成的基本RS触发器的功能有置0、和。两个与非门构成的基本RS触发器的功能有置0、置1和。电路中不允许两个输入端同时为，否则将出现逻辑混乱。通常把一个CP脉冲引起触发器多次翻转的现象称为，此类触发器的工作属于触发方式。要使电平触发D触发器置1，必须使D=、CP=。要使边沿触发D触发器直接置1，只要使SD＝、RD＝即可。对于电平触发的D触发器或D锁存器，情况下Q输出总是等于D输入。JK触发器具有置0、置1、和四种功能。JK触发器具有、、保持和翻转四种功能。欲使JK触发器实现的功能，则输入端J应接，K应接。D触发器具有的逻辑功能是和的功能。T触发器具有的逻辑功能是和。T'触发器仅具有功能。组合逻辑电路的基本单元是，时序逻辑电路的基本单元是。JK触发器的次态方程为，D触发器的次态方程为。触发器有两个互反的输出端Q和，通常规定Q=1，=0时为触发器的状态；Q=0，=1时为触发器的状态。两个与非门组成的基本RS触发器的特征方程为，约束条件为。同步RS触发器的特征方程为，约束条件为。对于JK触发器，若，则可完成触发器的逻辑功能；若，则可完成触发器的逻辑功能。T触发器中，当T=1时，触发器实现功能；当T=0时，触发器实现

功能。TTL集成JK触发器正常工作时，其端应接_____电平，端应接_____电平。对于时序逻辑电路来说，某一时刻电路的输出不仅取决于该时刻的，而且还取决于电路的。时序逻辑电路由电路和电路两部分组成。用以统计输入计数脉冲CP个数的电路，称为，它主要由组成。计数器的主要用途是对输入脉冲进行，也可以用作等。用n个触发器构成的二进制计数器计数容量最多可为。2n进制计数器也称为位二进制计数器。MSI集成计数器按照其计数进制，常用的有、计数器。集成计数器异步清零时与时钟脉冲，同步置数时与时钟脉冲。一个模13计数器的起始计数状态为0000，则它的最后计数状态是。一个4位二进制加法计数器的当前状态为1000，当输入4个计数脉冲后，触发器状态为。一个模7的计数器有个计数状态，它所需要的最小触发器个数为。在计数器中，当计数脉冲输入时，所有触发器同时翻转，即各触发器状态的改变是同时进行的，这种计数器称为。若触发器的时钟脉冲不是同一个信号，各触发器状态的改变有先有后，则这种计数器称为。一个触发器可以构成位二进制计数器，若需要表示n位二进制数，则需要个触发器。对4位同步二进制加法计数器74LS161，输入时钟脉冲频率为64kHz，则该计数器输出端最低位Q0输出信号的频率为，最高位Q3输出信号的频率为。对4位同步十进制加法计数器74LS160，输入时钟脉冲频率为100kHz，则该计数器输出端最低位Q0输出信号的频率为，最高位Q3输出信号的频率为。为把频率为20kHz方波信号进行二分频变成10kHz，可将该信号输入到同步二进制计数器74LS161的端，分频后的信号从端取出。为把频率为100kHz方波信号进行四分频变成25kHz，可将该信号输入到同步十进制计数器74LS160的端，分频后的信号从端取出。集成计数器的清零方式分为和。集成计数器的置数方式分为和。移位寄存器不但可以，而且还能对数据进行操作。4位移位寄存器经过个CP脉冲后，4位串行输入数码全部移入寄存器，再经过个CP脉冲，可以得到4位串行输出。是构成寄存器和移位寄存器的主要组成部分。1个4位数码寄存器由个组成。555定时器只需外接少量阻容元件便可构成、和多谐振荡器等矩形脉冲输出电路。施密特触发器有个稳态状态。多谐振荡器有个暂稳态，没有稳定状态。施密特触发器可将任意波形变换成，还可用来对信号波形的进行鉴别。在由555定时器组成的单稳态触发器中，为使其能正常工作，直接置零端应接，通常将接到555定时器的上。某单稳态触发器在无外触发信号时输出为0态，在外加触发信号时，输出跳变为1态，因此，其稳态为态，暂稳态为态。555定时器构成的施密特触发器，在电源电压为12V时（电压控制端不用，并经滤波电容接地）。其负向阈值电压等于，回差电压ΔUT等于。555定时器构成的施密特触发器，在电源电压为12V，电压控制端接10V电压时，其正向阈值电压等于，负向阈值电压分别等于。多谐振荡器没有稳定状态，只有两个状态，其振荡周期T取决于。在由555定时器组成的多谐振荡器中，电路工作于振荡状态时，直接置零端应接，如要求停止振荡，应接。多谐振荡器接通后就能输出周期性的矩形脉冲。改变元件的数值大小，可调节振荡频率。将数字量转换成模拟量的电路称为；将模拟量转换成数字量的电路称为。A/D转换器将输入的电压转换成与之成正比的量。D/A转换器将输入的转换成与之成正比的。如D/A转换器的分辨率用最小输出电压VLSB与最大输出电压VFSR的比值来表示。则4位D/A转换器的分辨率为，8位D/A转换器的分辨率为。已知Ｄ/Ａ转换电路中，当输入数字量为10000000时，输出电压为6.4V，则当输入为01010000时，其输出电压为，输入为10100000时，其输出电压为。已知Ｄ/Ａ转换电路中，当输入数字量为01000000时，输出电压为6.4V，则当输入为10001000时，其输出电压为，输入为00001111时，其输出电压为。A/D转换器的转换过程通常包括和等两个步骤。已知A/D转换器的分辨率为8位，其输入模拟电压范围为0～5V，则当输出数字量为10000001时，对应的输入模拟电压为，当输出数字量为10001000时，对应的输入模拟电压为。A/D转换器的位数增加时，量化误差会，基准电压VREF增大时，量化误差会。D/A转换器的分辨率越高，能够分辨模拟量的能力越强；A/D转换器的分辨率越高，能够分辨模拟量的能力越强。

四、简析题（8分×3题）序号单元题量建议抽取数量1-10逻辑代数和门电路10111-20触发器10121-30脉冲信号产生与整形电路101如何使用一片74LS02四2输入或非门实现与门，试画出逻辑电路图。如何使用一片74LS00四2输入与非门实现与门，试画出逻辑电路图。试改正下图电路的错误，使其正常工作。（a）（b）（c）（d）试判断下图所示TTL门电路输出与输入之间的逻辑关系哪些是正确的，哪些是错误的，并将接法错误的予以改正。（a）（b）（c）（d）已知门电路输入A、B和输出Y1和Y2的电压波形如图（a）和（b）所示，试分别列出它们的真值表，写出逻辑表达式，并画出相应的逻辑电路。（a）（b）在图（a）所示电路中，输入图（b）所示的电压波形时，试对应输入A、B的电压波形画出输出Y的电压波形。（a）（b）已知输入信号A、B的波形和输出Y1、Y2、Y3、Y4的波形如图所示，试判断各为哪种逻辑门，并画出相应逻辑门图符号，写出相应逻辑表达式。对下列Y函数要求：（1）列出真值表；（2）用卡诺图化简；（3）画出化简后的逻辑图。BC=0对下列门电路：（1）写出门电路的名称；（2）写出它们的输出逻辑式。（a）（b）（c）（d）化简逻辑函数，并画出化简后的逻辑图。在由与非门组成的基本RS触发器中，输入图示RD和SD的波形，试画出输出Q和Q的波形。设触发器初始状态Q=0。在同步RS触发器中，已知CP、R、S的波形如图所示，试画出输出Q和Q的波形。设触发器初始状态Q=0。同步D触发器的时钟脉冲CP及输入电压波形如图所示，试画出输出端Q和Q端的电压波形。设触发器的初始状态为Q=0。CPAQCPAQ边沿JK触发器和输入CP、J、K端的电压波形如图所示，试画出输出端Q和Q端的电压波形。设触发器的初始状态为Q=0。触发器电路及其输入CP、A、B端的电压波形如图所示，试对应画出输出端Q端的电压波形。设触发器的初始状态为Q=0。下图为由边沿JK触发器组成的T触发器。已知CP和T端输入电压波形如图所示，试画出输出端Q和Q端的电压波形。设触发器的初始状态为Q=0。如图所示各边沿D触发器的初始状态都为0态，试对应CP电压波形，画出各Q端的输出电压波形。如图所示各边沿JK触发器的初始状态都为1态，试对应CP电压波形，画出各Q端的输出电压波形。试写出如图所示各电路触发器的特性方程。并注明使用的时钟条件。试写出如图所示各电路触发器的特性方程。并注明使用的时钟条件。试用555定时器组成一个施密特触发器，要求：（1）画出电路接线图。（2）当VCC＝9V，而且没有外接控制电压时，求UT+、UT-及△UT值。（3）当VCC＝12V，外接控制电压VCO＝9V时，求UT+、UT-及△UT值。试用555定时器组成一个施密特触发器，要求：（1）画出电路接线图。（2）画出该施密特触发器的电压传输特性。（3）若电源电压VCC为6V，输入电压是以vi＝6sinωt(V)为包络线的单相脉动波形，试画出相应的输出电压波形。555定时器的电路连接图、输入信号波形如下图所示。（1）该555定时器组成什么电路?（2）画出输入输出电压传输特性。若VCC＝9V，求出UT+、UT-及△UT，并标示在传输特性曲线图中。（3）画出相应的输出电压波形。1313VCC23VCCuo00uIttDDTHOUTVSSCO0.01μFuOuIVCC12345678VCC555试用555定时器组成一个施密特触发器，要求：（1）画出电路接线图。（2）画出该施密特触发器的电压传输特性。若VCC＝12V，求出UT+、UT-及△UT，并标示在传输特性曲线图中。（3）若输入信号波形如图所示，试画出相应的输出电压波形。555定时器的电路连接图、输入信号波形如下图所示。（1）该555定时器组成什么电路?（2）画出输入输出电压传输特性。若VCC＝6V，求出UT+、UT-及△UT，并标示在传输特性曲线图中。（3）画出相应的输出电压波形。DTHDTHOUTVSSCO0.01μFuOuIVCC12345678VCC555试用555定时器组成一个