《计算机组成原理》期末复习完全手册（直接使用版）

《计算机组成原理》期末复习完全手册（直接使用版）第一部分：考试题型与分值分布（通用）题型题量分值主要考查范围策略选择题20-25题20-30分基本概念、部件功能、数据表示、寻址方式、缓存映射、中断等辨析相近概念，牢记部件及信号名称填空题10-15题10-15分关键公式、性能指标、典型参数、常用缩写全称熟记公式和基本参数判断题10题10分概念正误辨析注意绝对化表述简答题4-5题20-25分数据通路、指令周期、Cache原理、中断过程、总线仲裁等分点作答，逻辑清晰，可配简图计算/分析题2-3题15-25分浮点数转换、Cache命中率与平均访问时间、指令执行时间、微程序控制等熟记公式，注意单位换算与计算步骤第二部分：计算机系统概论速查2.1计算机系统层次结构层次说明应用层用户程序高级语言层编译或解释操作系统层管理资源指令集架构层（ISA）软硬件接口微体系结构层数据通路、控制器数字逻辑层门电路、寄存器传输2.2冯·诺依曼结构特点计算机由运算器、控制器、存储器、输入设备、输出设备五大部件组成。指令和数据以二进制形式存放在存储器中，按地址访问。指令由操作码和地址码组成，按顺序执行（程序计数器PC控制）。2.3主要性能指标指标定义关系主频CPU时钟频率CPI执行一条指令所需时钟周期数平均CPI=总时钟周期数/指令数MIPS每秒百万条指令MIPS=主频/(CPI×10⁶)CPU时间执行程序所需时间CPU时间=指令数×CPI×时钟周期MFLOPS每秒百万次浮点运算第三部分：数据表示与运算3.1数制与码制进制转换：二进制、八进制、十进制、十六进制互转。原码、反码、补码、移码（以8位为例）：编码整数表示规则+0-0-128原码符号位+绝对值0000000010000000无反码正数同原码，负数符号位不变其余取反0000000011111111无补码正数同原码，负数反码+1000000000000000010000000移码补码符号位取反100000001000000000000000补码特点：0唯一表示，多表示一个最小负数。CPU中加减法均用补码。3.2定点数与浮点数定点数：小数点位置固定，分为定点整数、定点小数。浮点数（IEEE754单精度）：格式：数符S（1位）+阶码E（8位，移码127）+尾数M（23位，原码，隐含1）真值=(-1)S×(1.M)×2E-127溢出判断：阶码全0或全1用于表示0、无穷大、非数等。3.3校验码奇偶校验：补足奇数个1或偶数个1，只能检错。海明码：分组交叉校验，可纠错一位。循环冗余校验（CRC）：多项式模2除法，检错能力更强。第四部分：存储器系统速查4.1存储器层次结构层次典型速度容量成本寄存器CPU内最快极小最高CacheSRAM快小较高主存DRAM中中中辅存磁盘/SSD慢大低4.2Cache基本原理地址映射：直接映射：主存块固定映射到Cache某行，简单但冲突高。全相联映射：任意行，灵活但比较电路复杂。组相联映射：Cache分组，组内全相联，折中方案。替换算法：LRU（近期最少使用）、FIFO、随机。写策略：写贯穿（WriteThrough）：同时写Cache和主存。写回（WriteBack）：仅写Cache，替换时写回主存。平均访问时间：tavg=h×tc+(1-h)×tm，h为命中率。4.3虚拟存储器通过页表实现虚拟地址到物理地址的转换。TLB（快表）：页表的高速缓存，加速地址转换。第五部分：指令系统速查5.1指令格式指令由操作码和地址码组成。按地址数分：三地址、二地址、一地址、零地址。5.2寻址方式（常考）寻址方式操作数位置有效地址EA计算立即寻址指令中直接给出—直接寻址主存中EA=地址码A间接寻址主存中，需多次访存EA=(A)寄存器直接寄存器中寄存器号寄存器间接主存中，地址在寄存器EA=(R)变址寻址EA=(R)+A基址寻址EA=(BR)+A相对寻址EA=(PC)+A用于转移指令堆栈寻址栈顶隐含5.3CISC与RISC特征CISCRISC指令数量多且复杂少而精简指令长度可变定长寻址方式多种少量执行方式微程序控制为主硬布线控制为主典型x86ARM,MIPS,RISC-V第六部分：中央处理器（CPU）速查6.1CPU基本组成数据通路：ALU、寄存器组、内部总线。控制器：产生控制信号，协调各部件工作。分为硬布线控制器和微程序控制器。6.2指令周期指令周期=取指周期+执行周期（可含间址周期、中断周期）。取指：根据PC从主存取指令，PC+1。间址：取操作数地址。执行：完成运算或数据传送。6.3微程序控制器将指令执行步骤化为微指令序列，存储在控制存储器中。微命令：控制信号最小单位；微操作：对应的操作。微指令格式：水平型（一条中多微命令）、垂直型（类似指令）。后继微地址形成：下地址字段、顺序执行、增量方式等。6.4流水线技术将指令执行过程分为多个阶段（取指IF、译码ID、执行EX、访存MEM、写回WB），各阶段可并行执行不同指令。流水线冒险：结构冒险：硬件资源冲突。数据冒险：数据依赖（RAW、WAR、WAW）。解决：旁路（转发）、阻塞。控制冒险：分支转移。解决：分支预测、延迟槽。流水线执行时间：k段流水线，每段时间T，执行n条指令的时间=kT+(n-1)T。第七部分：总线与输入输出系统速查7.1总线按功能分：地址总线、数据总线、控制总线。总线仲裁：集中式（链式查询、计数器定时、独立请求）、分布式。总线标准：PCI、PCIe、USB等。7.2I/O接口与数据传送方式方式特点程序查询CPU循环查询外设状态，效率低程序中断外设准备就绪发中断请求，CPU响应后执行中断服务程序DMA直接存储器访问，数据传送由DMA控制器完成，CPU仅参与开始和结束7.3中断中断响应过程：关中断→保存断点（PC）及状态字→识别中断源→转入中断服务程序→恢复现场→开中断→返回。中断判优：软件查询、硬件链式、向量中断。多重中断：要求中断允许，且高优先级中断可打断低优先级。第八部分：高频选择题题库（50题）模块一：概论与性能题号题目ABCD答案1冯·诺依曼机工作方式的基本特点是多指令流单数据流按地址访问并顺序执行指令堆栈操作存储器按内容选择B2CPU时间计算公式时钟周期×CPI指令数×CPI×时钟周期指令数/主频CPI/主频B31MIPS表示每秒执行100万条指令每秒执行1000万条每分钟100万条1兆字节每秒A4计算机中运算器的主要功能是算术和逻辑运算算术运算逻辑运算移位A模块二：数据表示题号题目ABCD答案58位补码表示的范围是-127~+128-128~+127-127~+127-128~+128B6IEEE754单精度浮点数阶码占几位781123B7在补码加减运算中，符号位如何处理单独处理与数值部分一起参与运算忽略只取反B8奇偶校验能检测出多少位错误1位奇数位偶数位任意位B模块三：存储器题号题目ABCD答案9Cache与主存的地址映射方式不包括直接映射全相联组相联链式映射D10Cache写策略中，写回法的特点是同时写Cache和主存只写主存只写Cache，替换时写回主存不写CacheC11虚拟存储中页表的作用是加速指令执行实现虚拟地址到物理地址转换缓存常用数据管理中断B12SRAM与DRAM比较，SRAM特点是速度慢，容量大速度慢，需要刷新速度快，无需刷新价格低C模块四：指令系统题号题目ABCD答案13指令中操作数在寄存器中的寻址方式是立即寻址直接寻址寄存器直接寻址寄存器间接寻址C14相对寻址的有效地址是(R)+A(PC)+A(BR)+AEA=AB15CISC的主要特点不包括指令长度可变指令数量多采用硬布线控制寻址方式多样C16RISC的设计思想是指令复杂指令种类多简化指令集，定长指令采用微程序控制C模块五：CPU与控制器题号题目ABCD答案17CPU中跟踪下一条指令地址的寄存器是IRPCSPMARB18微程序控制器中，微指令存放在主存Cache控制存储器(CM)通用寄存器C19指令周期包括取指周期取指+执行取指+间址+执行+中断仅执行周期C20流水线中，因为分支指令导致流水线断流属于结构冒险数据冒险控制冒险资源冒险C模块六：I/O系统题号题目ABCD答案21以下哪种方式中CPU与外设可并行工作程序查询中断方式DMA以上B和CD22DMA数据传送期间，总线控制权由谁掌握CPUDMA控制器主存I/O设备B23中断响应时通常需要保存的内容是通用寄存器程序计数器PC及状态字ALU结果全部寄存器B24总线中用于选择主存单元或I/O端口的信号线属于数据总线地址总线控制总线电源线B模块七：综合题号题目ABCD答案25计算机中能够进行算术和逻辑运算的基本部件是控制器存储器ALU寄存器C26存储器的分层结构中，寄存器位于最底层最顶层CPU之外主存内B27浮点数表示中，阶码的作用是决定精度决定数值范围表示符号存储尾数B28计算机中系统时钟周期为10ns，主频为10MHz100MHz1GHz1000MHzB29程序中断方式相比查询方式的主要优点是硬件简单CPU与外设可部分并行不需要中断向量速度更快B30采用虚拟存储器的目的是提高主存速度扩大主存容量扩大辅存容量提高辅存速度B31一条指令包含操作码和地址码，其中操作码表示操作数的地址下条指令地址执行何种操作操作数本身C32堆栈操作采用的寻址方式是直接寻址隐含寻址立即寻址变址B33在Cache中，若主存块大小为16B，Cache容量为64KB，采用直接映射且块大小等于行大小，则Cache有多少行？102420484096512C34下列存储器中存取速度最快的是硬盘主存Cache寄存器D35三总线结构包括地址、数据、控制系统、存储、I/O局部、系统、I/OA和CA36微指令中控制字段每一位表示一个微命令，这种格式是垂直型微指令水平型微指令混合型顺序型B37中断向量是中断服务程序入口地址中断类型号断点地址子程序入口A38为了便于实现多级中断，保存现场最有效的方法是存储器堆栈外存通用寄存器B39循环冗余校验（CRC）广泛用于主存校验网络通信和磁盘CPU内部键盘B40DMA方式在主存和外设之间建立直接的数据通路，其特点是完全不需要CPUCPU仅参与初始化和结束需要CPU逐条传送比中断慢B41某SRAM芯片容量为1024×4位，其地址线和数据线总和为12141618B42指令流水线三段IF、ID、EX，每段时间均为T，连续执行10条指令需要30T12T10T20TB43冯·诺依曼结构计算机中指令和数据的区分是根据指令操作码地址来源访问的时钟周期不同取指周期访问的为指令，执行周期可能访问数据D44ALU属于控制器运算器存储器输入设备B45用于存放当前执行指令的寄存器是PCIRMARMDRB46在整数定点机中，若寄存器的内容为80H，当它代表补码时，真值为-128-00+128A47组相联Cache中，组内采用全相联映射，组间采用全相联直接映射间接映射无映射B48TLB是指令寄存器快表数据缓冲中断向量表B49某计算机字长32位，存储容量为256MB，按字编址，寻址范围是256M64M128M32MB50在中断周期中，完成的操作是执行中断服务程序保护断点及状态字执行原程序识别中断源B第九部分：填空题高频考点（直接背诵）序号题目答案1冯·诺依曼计算机硬件由运算器、控制器、存储器、____和输出设备组成。输入设备2CPU时间的计算公式为：CPU时间=____×CPI×时钟周期。指令数38位补码表示的最小值是____。-1284IEEE754单精度浮点数阶码采用____。移码（偏置127）5常用的数据校验码有奇偶校验码、海明码和____。循环冗余校验码（CRC）6存储器的层次结构通常包括寄存器、Cache、____、辅存。主存7Cache的地址映射方式有直接映射、全相联和____。组相联8在Cache写策略中，只写回主存而不即时更新主存的是____法。写回9虚拟存储器通过____实现虚拟地址到物理地址的转换。页表10指令由操作码和____两部分组成。地址码11操作数在寄存器中的寻址方式称为____寻址。寄存器直接12CPU中存放当前指令的寄存器是____。IR（指令寄存器）13跟踪下一条指令地址的寄存器是____。PC（程序计数器）14微程序存放在CPU内的____中。控制存储器（CM）15流水线中由指令相关引起的问题称为____冒险。数据16总线的三种类型为地址总线、数据总线和____。控制总线17程序中断方式中，保存断点和状态字常用____。堆栈18DMA方式中，数据传送由____控制器控制。DMA19指令流水线三段IF、ID、EX，若每段时间均为T，执行n条指令需要的时间为____。(n+2)T20计算机主频为1GHz，时钟周期为____ns。1第十部分：判断题速记（20题）序号题目答案1冯·诺依曼计算机中指令和数据都以二进制形式存储。对2在计算机中，原码和反码的0都有两种表示形式。对3补码表示中0的表示是唯一的。对4浮点数的尾数采用补码表示。错（IEEE754用原码）5奇偶校验可以纠正一位错误。错（只能检测奇数位错）6Cache对程序员是透明的。对7直接映射Cache的命中率一定高于组相联。错（通常组相联更高）8虚拟存储器是为了扩大主存容量。对（从用户角度）9CISC指令集通常指令长度固定。错（RISC定长）10PC寄存器存放的是当前正在执行的指令地址。错（存放下一条指令地址）11微程序控制器速度一般比硬布线控制器快。错12流水线方式可以提高每条指令的执行速度。错（提高吞吐率，单条可能增加延迟）13在中断响应过程中，必须关中断。对（通常在保存断点前）14DMA方式在数据传送期间需要CPU参与。错（CPU仅开始结束参与）15总线仲裁是解决多个主设备竞争总线使用权的问题。对16海明码可以纠正一位错误并检测两位错误。对（扩展海明码）17CPU访问主存的时间与主存容量无关，只与主存速度有关。对（理想情况）18相对寻址通常用于访问数组元素。错（变址寻址）19堆栈是先进先出的存储区。错（后进先出）20程序查询方式下，CPU与外设可并行工作。错（串行等待）第十一部分：简答题高频考点速记1.简述计算机系统的层次结构。从底向上依次为：数字逻辑层（门电路）、微体系结构层（数据通路与控制器）、指令集架构层（ISA，软硬件接口）、操作系统层、高级语言层（编译）、应用层。下层为上层提供服务，上层调用下层功能。2.简述Cache的三种地址映射方式及其特点。直接映射：主存块固定映射到特定Cache行，硬件简单但冲突高；全相联：主存块可映射到任意行，利用率高但比较电路复杂；组相联：Cache分组，组内全相联，折中前两者，应用最广。3.比较程序中断与DMA方式。程序中断：CPU响应外设请求，执行中断服务程序传送数据，需保护恢复现场，适合慢速设备。DMA：数据传送由DMA控制器控制，CPU仅参与初始化和结束处理，传送期间CPU可继续执行程序，适合高速块传送。4.简述流水线技术中三种冒险及解决途径。结构冒险：硬件资源冲突，增加资源或分离。数据冒险：指令间数据依赖，通过转发（旁路）或插入气泡（阻塞）解决。控制冒险：分支转移导致预取失效，采用分支预测、延迟转移槽等方法。5.解释计算机中“存储程序”工作原理。程序预先以二进制形式存入主存，CPU按地址顺序从主存中取出指令，分析执行，然后自动形成下条指令地址（PC+1或跳转），直至程序结束。该原理由冯·诺依曼提出，是现代计算机的基础。第十二部分：计算题示例与常用公式例1：浮点数转换将十进制数-12.625转换为IEEE754单精度格式（32位）。12.625=1100.101B=1.100101×23数符S=1（负）阶码E=3+127=130=10000010B尾数M=100101000...（共23位）结果：11000001010010100000000000000000例2：Cache平均访问时间设Cache命中率h=0.95，Cache存取时间10ns，主存存取时间50ns，求平均访问时间。tavg=0.95×10+0.05×50=9.5+2.5=12ns例3：流水线执行时间有一4段流水线，各段时间均为Δt，执行10条指令所需时间？时间=4Δt+(10-1)Δt=13Δt例4：CPI与MIPS某计算机主频1GHz，程序包含100条指令，平均CPI=2，求执行时间与MIPS。时钟周期=1ns，时间=100×2×1ns=200nsMIPS=主频/(CPI×106)=1000/2=500MIPS例5：磁盘访问时间磁盘转速7200RPM，平均寻道时间8ms，每磁道数据量500KB，传输率40MB/s。旋转延迟=(60/7200)/2≈4.17ms；传输时间=500KB/40MB/s≈12.5ms；总时间≈8+4.17+12.5=24.67ms。第十三部分：考前速记纸═══════════════════════════════════════════

计算机组成原理考前速记

════════════════════