微处理器系统结构与嵌入式系统设计(第二版)答案全

〃微处理器系统结构与嵌入式系统设计”第一章习题解答

1.2以集成电路级别而言，计算机系统的三个主要组成部分是什么？

中央处理器、存储器芯片、总线接口芯片

13阐述摩尔定律。

每18个月，芯片的晶体管密度提高一倍，运算性能提高一倍，而价格下降一半。

1.5什么是SoC?什么是IP核，它有哪几种实现形式？

SoC:系统级芯片、片上系统、系统芯片、系统集成芯片或系统芯片集等，从应用

开发角度出发，其主要含义是指单芯片上集成微电子应用产品所需的所有功能系统。

IP核：满足特定的规范和要求，并且能够在设计中反复进行复用的功能模块。它有

软核、硬核和固核三种实现形式。

1.8什么是嵌入式系统？嵌入式系统的主要特点有哪些？

概念：以应用为中心，以计算机技术为基础，软硬件可裁剪，适应应用系统对功能、

可靠性、成本、体积和功耗的严格要求的专用计算机系统，即"嵌入到应用对象体系中

的专用计算机系统，

特点:1.嵌入式系统通常是面向特定应用的。

2.嵌入式系统式将先进的计算机技术、半导体技术和电子技术与各个行业的

具体应用相结合的产物。

3、嵌入式系统的硬件和软件都必须高效率地设计，量体裁衣、去除冗余力

争在同样的硅片面积上实现更高的性能。

4.嵌入式处理器的应用软件是实现嵌入式系统功能的关键，对嵌入式妪里器

系统软件和应用软件的要求也和通用计算机有以下不同点。

①软件要求固体化，大多数嵌入式系统的软件固化在只读存储器中；

②要求高质量、高可靠性的软件代码；

③许多应用中要求系统软件具有实时处理能力。

5.嵌入式系统和具体应用有机的结合在一起，它的升级换代也是和具体产品同步

进行的，因此嵌入式系统产品一旦进入市场，就具有较长的生命周期。

6、嵌入式系统本身不具备自开发能力，设计完成以后用户通常也不能对其中的

程序功能进行修改，必须有一套开发工具和环境才能进行开发。

第二章习题答案

2.2完成下列逻辑运算

(1)101+1.01=110.01

(2)1010.001-10.1=111.101

(3)-1011.01101-1.1001=-1100.11111

(4)10.1101-1.1001=1.01

(5)110011/11=10001

(6)(-101.01)/(-0.1)=1010.1

2.3完成下列逻辑运算

(1)10110101V11110000=11110101

(2)11010001A10101011=10000001

(3)10101011㊉00011100=10110111

2.4选择题

(1)下列无符号数中最小的数是(A)。

A.B.

(2)C.D.

(3)下列无符号数中最大的数是(B)。

A.B.

C.D.

在机器数（A）中，零的表示形式是唯一的。

A.补码B,原码

C.补码和反码D.原码和反码

单纯从理论出发，计算机的所有功能都可以交给硬件实现。而事实上，硬件只实

现比较简单的功能，复杂的功能则交给软件完成。这样做的理由是（BCD）。

A.提高解题速度

B.降低成本

C.增强计算机的适应性，扩大应用面

D.易于制造

编译程序和解释程序相比，编译程序的优点是（D）,解释程序的优点是（C）。

A.编译过程（解释并执行过程）花费时间短

B.占用内存少

C.比较容易发现和排除源程序错误

D.编译结果（目标程序）执行速度快

2.5通常使用逻辑运算代替数值运算是非常方便的。例如，逻辑运算AND将两个位组合的方

法同乘法运算一样。哪一种逻辑运算和两个位的加法几乎相同？这样情况下会导致什么

错误发生？

逻辑运算OR和两个位的加法几乎相同。问题在于多个bit的乘或加运算无法用AND或

OR运算替代，因为逻辑运算没有相应的进位机制。

2.6假设一台数码相机的存储容量是256MB,如果每个像素需要3个字节的存储空间，而且

一张照片包括每行1024个像素和每列1024个像素，那么这台数码相机可以存放多少张照

片？

每张照片所需空间为：1024*1024*3=3MB

则256M可存照片数为:256MB/3MB^85张。

2.14某测试程序在一

个40MHz处理器上

运行，其目标代码有

100000条指令，由

如下各类指令及其时

指令计数时钟周期计数

钟周期计数混合组

成，试确定这个程序

的有效CPI、MIPS的

值和执行时间。

指令类型

整数算术450001

数据传送320002

浮点数150002

控制传送80002

CPI=(45000/100000)*1+(32000/100000)*2+(15000/100000)*2+(8000/100000)*2=0.45*1+

0.32*2+0.15*2+0.08*2=1.55

MIPS=40/1.55=25.8

执行时间T=(100000*1.55)*(1/(40*10A6))=15.5/4*10a(-3)=3.875*10A(-3)s=3.875ms

(1)2.15假设一条指令的执行过程分为“取指令"、"分析"和"执行"三段，每

一段的时间分别为At,2At和3At。在下列各种情况下，分别写出连续执行n条指

令所需要的时间表达式。

(2)顺序执行方式

T=(Zk+2Zk+3Zk)*n=6nZk

(3)仅“取指令"和"执行"重叠

当“取指令”和“执行”重叠时，指令的执行过程如图所示：

.................II

第1条指令

I

取投令等恃|分析_______________5At-------------------------►

第2条指令

取指令等待分析执行

第3条指令

第1条指令执行完的时间：tl=Zk+2Zk+3Zk=62k

第2条指令执行完的时间：t2=tl+5&=6&+5a*1

第3条指令执行完的时间：t3=t2+5&=6&+5&*2

第n条指令执行完的时间：tn=tn-l+&=6&+5&*(n-1)=(l+5n)指

(4)"取指令"、"分析"和"执行"重叠

当“取指令”、“分析”和“执行”重叠时，指令的执行过程如图所示:

第1条指令

取指令分析执行

取指令等待分析等待执行第2条指令

取折令等待分析等待执行第3条指令

第1条指令执行完的时间：tl=&+2&+3&=6小

第2条指令执行完的时间：t2=tl+3Zk=6Zk+3Zk*l

第3条指令执行完的时间：t3=t2+3&=6&+36*2

第n条指令执行完的时间：tn=tn-l+3At=6At-»-3At*(n-1)=(3+3n)At

“微处理器系统原理与嵌入式系统设计”第三章习题解答

3.1处理器有哪些功能？说明实现这些功能各需要哪些部件，并画出处理

器的基本结构图。

处理器的基本功能包括数据的存储、数据的运算和控制等功能。其有5

个主要功能：①指令控制②操作控制③时间控制④数据加工⑤中断处理。其

中，数据加工由ALU、移位器和寄存器等数据通路部件完成，其他功能由控

制器实现。处理器的基本结构图如下：

数据传送数据来自数据传送指令来自

到内存内存到内存：内存

**--------1--；控制器

、整数单元7、浮点单元7

数据通路

处理器

3.2处理器内部有哪些基本操作？这些基本操作各包含哪些微操作？

处理器内部的基本操作有：取指、间接、执行和中断。其中必须包含取指和执行，

取指包含微操作有：经过多路器把程序计数器的值选送到存储器，然后存储器回送所

期望的指令并将其写入指令寄存器，与此同时程序计数港值加1,并将新值回写入程序计数

器。

间接有4个CPU周期，包含微操作有：第1周期把指令寄存器中地址部分的形式地址

转到地址寄存器中；第2周期完成从内存取出操作数地址，并放入地址寄存器；第3周期中

累加器内容传送到缓冲寄存器，然后再存入所选定的存储单元。

执行包含微操作有：在寄存器中选定一个地址寄存器，并通过多路器将值送到存储器;

来自于存储器的数据作为ALU的一个原操作数，另一个原操作数则来自于寄存器组中的数

据寄存器，它们将•同被送往ALU的输入；ALU的结果被写入寄存器组。

中断包含微操作有：保护断点及现场，查找中断向晟表以确定中断程序入口地址，修改

程序指针，执行完毕后恢复现场及断点。

33什么是冯•诺伊曼计算机结构的主要技术瓶颈？如何克服？

冯•诺伊曼计算机结构的主要技术瓶颈是数据传输和指令串行执行。可以通过以下方案克服:

采用哈佛体系结构、存储都分层结构、高速缓存和虚报存储器、指令流水线、超标量等方

法。

3.5指令系统的设计会影响计算机系统的哪些性能？

指令系统是指一台计算机所能执行的全部指令的集合，其决定了一台计算机硬件主要性能

和某本功能。指令系统一般都包括以下几大类指令。：1)数据传送类指令。(2)运算类指

令包括算术运算指令和逻辑运算指令。(3)程序控制类指令主要用于控制程序的流向。(4)

输入/输出类指令简称I/O指令，这类指令用于主机与外设之间交换信息。

因而，其设计会影响到计算机系统如下性能：数据传送、算术运算和逻辑运算、程序控制、

输入/输出。另外，其还会影响到运算速度以及兼容等。

3.9某时钟速率为2.5GHz的流水式处理器执行一个有150万条指令的程序。

流水线有S段，并以每时钟周期T条的速率发射指令。不考虑分支指令和乱

序执行带来的性能损失。

a)同样执行这个程序，该处理器比非流水式处理器可能加速多少？

b)此流水式处理器是吞吐量是多少(以MIPS为单位)？

nm

a.5p=2L=x5速度几乎是非流水线结构的5倍。

4水〃叶〃T

n

2500MIPS

‘流水

3.10一个时钟频率为2.5GHz的非流水式处理器，其平均CPI是4o此处

理器的升级版本引入了5级流水。然而，由于如锁存延迟这样的流水线内部

延迟，使新版处理器的时钟频率必须降低到2GHZo

(1)对一典型程序，新版所实现的加速比是多少？

(2)新、旧两版处理器的MIPS各是多少？

(1)对于一个有N条指令的程序来说：

非流水式处理器的总执行时间”=(4xN)/(2.5X109)=1.6/VX10-95

5级流水处理器的总执行时间7；=(7V+5-l)/(2xlO9)=2(N+4)XIO-9,?

加速比=,N很大时加速比弋3.2

(2)非流水式处理器CPI=4,则其执行速度=2500MHz/4=625MIPS。

5级流水处理器CPI=1,则其执行速度=2000MHz/1=2000MIPS。

3.11随机逻辑体系结构的处理器的特点是什么？详细说明各部件的作

用。

随机逻辑的特点是指令集设计与硬件的逻辑设计紧密相关，通过针对特定指令集进行

硬件的优化设计来得到逻辑门最小化的处理器，以此减小电路规模并降低制造费用。

主要部件包括•：产生程序地址的程序计数器，存储指令的指令寄存器，解释指令的控制逻辑，

存放数据的通用寄存器堆，以及执行指令的ALU等几个主要部分构成.(>

3.13什么是微代码体系结构？微指令的作用是什么？

在微码结构中，控制单元的输入和输出之间被视为一个内存系统。控制信号存放在一个微程

序内存中，指令执行过程中的每一个时钟周期，处理器从微程序内存中读取一个控制字作为

指令执行的控制信号并输出。

微指令只实现必要的基本操作，可以直接被硬件执行。通过编写由微指令构成的微代码，可

以实现更杂的指令功能。微指令使处理器硬件设计与指令集设计相分离，有助于指令集的修

改与升级，并有助于实现复杂的指令。

(1)3.14微码体系结构与随机逻辑体系结构有什么区别？

(2)指令集的改变导致不同的硬件设计开销。

(3)在设计随机逻辑结构时，指令集和硬件必须同步设计和优化，因此设计随机逻辑的

结构比设计微码结构复杂得多，而且硬件和指令集二者中任意一个变化，就会导致

另外一个变化。

(4)在微码结构中，指令设计通过为微码ROM编写微码程序来实现的，指令集的设计并

不直接影响现有的硬件设计。因此，一旦修改了指令集，并不需要重新设计新的硬件。

(5)从性能上比较

随机逻辑在指令集和硬件设计上都进行了优化，因此在二者采用相同指令集时随机逻辑结

构要更快一些。但微码结构可以实现更复杂指令集，因此可以用较少的指令完成复杂的功能，

尤其在存储器速度受限时，微码结构性能更优。

3.15说明流水线体系结构中的5个阶段的操作。能否把流水线结构分为6阶

段？如果可能，试给出你的方案。

流水线若分为5个阶段应包括：取指，译码，取操作数，执行，数据回写

流水线若分为6个阶段应包括：取指，译码，取操作数，执行，存储器操作，数据回写

Chapter4

4.3微机系统中总线层次化结构是怎样的？

按总线所处位置可分为：片内总线、系统内总线、系统外总线。

按总线功能可分为：地址总线、数据总线、控制总线。

按时序控制方式可分为：同步总线、异步总线。

按数据格式可分为：并行总线、串行总线。

4.4评价一种总线的性能有那几个方面？

总线时钟频率、总线宽度、总线速率、总线带宽、总线的同步方式和总线的驱动能力等。

4.5微机系统什么情况下需要总线仲裁？总线仲裁有哪几种？各有什么特点？

总线仲裁又称总线判决，其目的是合理的控制和管理系统中多个主设备的总线请求，以

避免总线冲突。当多个主设备同时提出总线请求时，仲裁机构按照一定的优先算法来确定由

谁获得对总线的使用权。

集中式（主从式）控制和分布式（对等式）控制。集中式特点：采用专门的总线控制器

或仲裁器分配总线时间，总线协议简单有效，总体系统性能较低。分布式特点：总线控制逻

辑分散在连接与总线的各个模块或设备中，协议复杂成本高，系统性能较高。

4.6总线传输方式有哪几种？同步总线传输对收发模块有什么要求？什么情况下应该

采用异步传输方式，为什么？

总线传输方式按照不同角度可分为同步和异步传输，串行和并行传输，单步和突发方式。同

步总线传输时，总线上收模块与发模块严格按系统时钟来统•定时收发模块之间的传输操

作。异步总线常用于各模块间数据传送时间差异较大的系统，因为这时很难同步，采用异步

方式没有固定的时钟周期，其时间可根据需要可长可短。

4.14发送时钟和接收时钟与波特率有什么关系？

其关系如下：

发/收时钟频率=个（发/收波特率）（其中n=l,lb,b4）

实际应用中可根据要求传输的时钟频率和所选择的倍数n来计算波特率。

5.10用16Kxi位的DRAM芯片组成64Kx8位存储器，要求：

（1）画出该存储器的组成逻辑框图。

（2）设存储器读/写周期为0.511S,CPU在111S内至少要访问一次。试问

采用哪种刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部

存储单元刷新一遍所需的实际刷新时间是多少？

（1）组建存储器共需DRAM芯片数N=（64K*8）/（16K*1）=4*8（片）。

每8片组成16Kx8位的存储区，A13〜A0作为片内地址，用A15.A14经

2:4译码器产生片选信号/,逻辑框图如下（图有误：应该每组8片，每片数据线

为1根）

（2）设16KX8位存储芯片的阵列结构为128行X128歹lj,刷新周期为2ms。因为刷

新每行需0.5US,则两次（行）刷新的最大时间间隔应小于：

•为保证在每个1US内都留出0.5US给CPU访问内存，因此该DRAM适合采用分散

式或异步式刷新方式，而不能采用集中式刷新方式。

•若采用分散刷新方式，则每个存储器读/写周期可视为1US,前0.5US用于读写,

后0.5US用于刷新。相当于每1US刷新一行，刷完一遍需要128X1PS=128HS,满足刷新

周期小于2ms的要求；

若采用异步刷新方式，则应保证两次刷新的时间间隔小于15.5US。如每隔14个读写周期刷

新一行，相当于每15US刷新一行，刷完一遍需要128X15US=192OUS,满足刷新周期小

于2ms的要求：

•需要补充的知识:

•刷新周期：从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍

为止的时间间隔。刷新周期通常可以是2ms,4ms或8ms。

DRAM一般是按行刷新，常用的刷新方式包括：

集中式：正常读/写操作与刷新操作分开进行，刷新集中完成。

特点：存在一段停止读/写操作的死时间，适用于高速存储器。

（DRAM共128行，刷新周期为2ms,读/写/刷新时间均为0.5HS）

分散式：•个存储系统周期分成两个时间片，分时进行正常读/写操作和刷新操作。

特点：不存在停止读/写操作的死时间，但系统运行速度降低。

统(0)(1)(127)

节x|oy「卜产_

xn-i-tr—

士二:刷新间隔128个系统周期(128ns)--------------------

(DRAM共128行，刷新周期为128Ps,tm-0.5MS为读/写时间,打一0.5HS为刷新时

间,tc=luS为存储周期)

异步式：前两种方式的结合，每隔一段时间刷新一次，只需保证在刷新周期内对整个

存储器刷新一遍。

5.11若某系统有24条地址线，字长为8位，其最大寻址空间为多少？

现用SRAM2114(1K*4)存储芯片组成存储系统，试问采用线选译码时需要多

少个2114存储芯片？

该存储器的存储容量=224*8bit=16M字节

需要SRAM2114(1K*4)存储芯片数目：片

5.12在有16根地址总线的机系统中画出下列情况下存储器的地址译码和连

接图。

(1)采用8K*1位存储芯片，形成64KB存储器。

(2)采用8K*1位存储芯片，形成32KB存储器。

(3)采用4K*1位存储芯片，形成16KB存储器。

由于地址总线长度为16,故系统寻址空间为

(1)8K*1位

存储芯片地

址长度为13,

64KB存储器

需要8个

8K*1位存储A15A14A13A12AllA10A9A8A7A6A5A4A3A2AlAO

芯片，故总

共需要16根

地址总线，

地址译码为：

第一片ooooir0000000000000000

共需8片

地址范围1FFFH0001111111111111

8K*1位存储

第二片2000H"0010000000000000

芯片

地址范围3FFFI1

红色为片选0011111111111111

第三片400011'0100000000000000

地址范围5FFFH0101111111111111

第四片6000IC0110000000000000

地址范围7FFFH0111111111111111

第五片8000H"1000000000000000

地址范围9FFFH1001111111111111

第六片0A()O()H~1010000000000000

地址范围OBFFFH1011111111111111

第七片OCOOOH"1100000000000000

地址范围ODFFFH1101111111111111

第八片OEOOOH"1110000000000000

地址范围OFFFFH1111111111111111

(2)8K*1位

存储芯片地

址长度为13,

32KB存储器

需要4个

A15A14A13A12AllA10A9A8A7A6A5A4A3A2AlAO

8K*1位存储

芯片故总共

需要15根地

址总线，地

址译码为：

第一片ooooir0000000000000000

地址范围1FFEII0001111111111111

共需4片第二片20001C0010000000000000

8K*1位存储地址范围3FFFH0011111111111111

芯片第三片40001P0100000000000000

红色为片选地址范围5FFFH0101111111111111

第四片6()00H~0110000000000000

地址范围7FFFH0111111111111111

其连线图如下:

(3)4K*1位

存储芯片地

址长度为12,

16KB存储器

需要4个

4K*1位存储A15A14A13A12AllA10A9A8A7A6A5A4A3A2AlAO

芯片故总共

需要14根地

址总线，地

址译码为：

共需4片第一片ooooir0000000000000000

4K*1位存储地址范围OFFFH0000111111111111

芯片第二片loooir0001000000000000

红色为片选地址范围1FFFH0001111111111111

第三片2000H"0010000000000000

地址范围2FFFH0010111111111111

第四片3000ir0011000000000000

地址范围3FFFH0011111111111111

其连线图如下:

方案一：

方案二：

CSQ0

7Q1

4

ECNLQ2

S

1Q3

B3

8Q4

AQ5

Q6

Q7

A12

AB3

RD1

WRD

5.13试为某8位计算机系统设计一个具有8KBROM和40KBRAM的存

储器。要求ROM用EPROM芯片2732组成，从0000H地址开始；RAM用SRAM

芯片6264组成，从4000H地址开始。

查阅资料可

知,2732容量

为4KX8（字

选线12根），

6264容量为

8KX8（字选A15A14A13A12AllA10A9A8A7A6A5A4A3A2Al

线13根），因

此本系统中

所需芯片数

目及各芯片

地址范围应

如下表所示：

共需2片第一片0000H"000000000000000

2732构成系地址范围OFFFH000011111111111

统ROM第二片10001C000100000000000

红色为片选地址范围1FFFH000111111111111

第一片40001C010000000()00000

地址范围5FFFH010111111111111

第二片60001r011000000000000

地址范围7FFFH0

共需5片11111111111111

6264构成系第三片8000lf100000000000000

统RAM地址范围9FFFH100111111111111

红色为片选第四片OAOOOH"101000000000000

地址范围OBFFFH101111111111111

第五片OCOOOH"110000000000000

地址范围ODFFFFH110111111111111

硬件连线方式之•如下图所示:

说明：

①8位微机系统地址线一般为16位。采用全译码方式时，系统的A0〜A12直接与6264

的13根地址线相连，系统的A0〜All直接与2732的12根地址线相连。片选信号由74LS138

译码器产生，系统的A15〜A13作为译码器的输入。

②各芯片的数据总线（DO-D7）直接与系统的数据总线相连。

③各芯片的控制信号线（RD.WR）直接与系统的控制信号线相连。

5.14试根据下图EPROM的接口特性，设计一个EPROM写入编程电路，并给

出控制软件的流程。

£）（）~D7

a”VCC

4~44~A3

高位地址译码

CEVPP+12V

编程控制信号PGM

GND

~RDOE

EPROM写入编程电路设计如下图所示：

（1）控制软件流程：

（2）上电复位；

（3）信号为电平"1”无效（写模式），信号为电平“0”有效（编程控制模式），软

件进入编程状态，对IPROM存储相进行写入编程操作；

（4）高位地址译码信号为电平"1”无效，对存储器对应0000H-3FFFH地址的数据依

次进行写入操作（其中高位地址为0、低位地址从0000H到3FFFH依次加1）

写入的值为数据总线对应的值。

高位地址译码信号为电平“0”有效，对存储器对应4000H-7FFFH地址的数据依次进行写入

操作（其中高位地址为1,低位地址从0000H到3FFFH依次加1）写入的值为数据总线对应

的值。

存储器地址为7FFFh^j,写入操作完成，控制软件停止对EPROM的编程状态，释放对信号和

信号的控制。

5.15试完成下面的RAM系统扩充图。假设系统已占用0000〜27FFH段内存

地址空间，并拟将后面的连续地址空间分配给该扩充RAM。

a

7-

，

E4Q①I

L

E-

sQ4

IQ

c3;

B8a

A-

Q-

译码器输出A15-A14A13A12AllA10-A0地址空间

/Q00000000H-07FFH

/Q10010800H-0FFFH

0000000000-1

/Q20101000H-17FFH

1111111111

/Q30111800H-1FFFH

/Q41002000H-27FFH

00

/Q510100000000002800H-2BFFH

1-111111112C00H~2FFFH

11

/Q6110

/Q7111

1.下面方案的问题：

2.地址不连续，驱动设计可能会比较麻烦；

3.地址重复，浪费系统地址空间：

不容易理解，实际上使用可能会有问题；

5.16某计算机系统的存储器地址空间为A8000H-CFFFFH,若采用单片容量为

16K*1位的SRAM芯片，

（1）系统存储容量为多少？

（2）组成该存储系统共需该类芯片多少个？

（3）整个系统应分为多少个芯片组？

（1）该计算机系统的存储器地址空间为A8000H~CFFFFH,系统存储容量为：

（DOOOOH-A8GOOH）x8bit=28000H*8bit=l60KB

（2）单片容量为16K*1为的SRAM芯片的存储容量为16Kbit=2KB

组成该存储系统共需该类芯片160KB/2KB=80个

（3）题目未给出该系统的数据位宽为多少，此处设为8bit位宽

则每组芯片组需要8个单片容量为16K*1为的SRAM芯片

所有整个系统应分为80/8=10个芯片组。

5.17由一个具有8个存储体的低位多体交叉存储体中，如果处理器的访存

地址为以下八进制值。求该存储器比单体存储器的平均访问速度提高多少

（忽略初启时的延时）？

（1）10018,10028,10038,…,11008

（2）10028,10048,10068,…,12008

（3）10038,10068,10118,—,13008

此处题目有误,10018应为，依次类推

低位多体交叉存储体包含8个存储体，故处理器每次可同时访问相邻8个地址的数据

（1）访存地址为相邻地址，故存储器比单体存储器的平均访问速度提高8倍；

（2）访存地址为间隔2个地址，故存储器比单体存储器的平均访问速度提高4倍；

（3）访存地址为间隔3个地址,但访存地址转换为十进制数为3、6、9、12、15、18、21、

24、27,分别除8的余数为3、6、1、4、7、2、5、0、3,故存储器比单体存储器的平均访

问速度提高8倍（可能有误，不确定）。

Chapter6习题解答

6.2什么是I/O端口？一般接口电路中有哪些端口？

I/O端口指的是I/O接口电路中的一些寄存器；一般接口电路中有数据端口、

控制端口和状态端口。

6.3CPU对I/O端口的编址方式有哪几种？各有什么特点？80x86对I/O端口的

编址方式属于哪一种？

（1）独立编址

其特点：系统视端口和存储单元为不同的对象。

（2）统一编址（存储器映像编址总线结构）

其特点：将端口看作存储单元，仅以地址范围的不同来区分两者。

80x86对I/O端口的编址方式属于独立编址方式。

6.4某计算机系统有8个I/O接口芯片，每个接口芯片占用8个端口地址。若

起始地址为9000H,8个接口芯片的地址连续分布，用74LS138作为译码器，

试画出端口译码电路图，并说明每个芯片的端口地址范围。

接口编号A15~A6A5A4A3A2~A0地址空间

1000000~1119000H-9007H

2001000~1119008H-900FH

31001000000010000-1119010H-9017H

4011000~1119018H-901FH

5100000~1119020H-9027H

6101000~1119028H-902FH

7110000~1119030H~9037H

8111000~1119038H-903FH

6.6CPU与I/O设备之间的数据传送有哪几种方式？每种工作方式的特点是什么？

各适用于什么场合？

①无条件控制（同步控制）：特点：方式简单，CPU随时可无条件读/写数据，无法保证数据

总是有效，适用面窄。适用于外设数据变化缓慢，操作时间固定，可以被认为始终处于就绪

状态。

②条件控制（查询控制）：特点:CPU主动，外设被动，执行I/O操作时CPU总要先查询外

设状态；若传输条件不满足时,CPU等待直到条件满足。解决了CPU与外设间的同步问题，可

靠性高，但CPU利用率低，低优先级外设可能无法及时得到响应。适用于CPU不太忙，传送

速度不高的场合。

③中断方式：特点：CPU在执行现行程序时为处理一些紧急发出的情况，暂时停止当前程序,

转而对该紧急事件进行处理，并在处理完后返回正常程序。CPU利用率高，外设具有申请

CPU中断的主动权，可以实现实时故障处理，实时响应外设的处理，但中断服务需要保护断

点（占用存储空间，降低速度）。适用于CPU的任务较忙，传送速度要求不高的场合，尤其适

用实时控制中紧急事件的处理。

④DMA控制：特点：数据不通过CPU,而由DMAC直接完成存6占单元或I/O端口之间的数

据传送。接I」电路及杂，硬件开销大，大批量数据传送速度极快。适用于存储器与存储器之

间，存储器与外设之间的大批量数据传送的场合。

⑤通道方式：特点：以程序方式进行I/O管理，可直接访问主存储器，不需CPU干预，可通

过通道程序实现除数据传输外的其他操作。

6.7常用的中断优先级的管理方式有哪几种？分别有哪些优缺点？

①软件查询：方法简单，实现起来较容易，效率低。

②硬件排序：占川硬件资源，效率较高。

③中断控制芯片：成本较高，效率很高。

6.8在微机与外设的几种输入/输出方式中，便于CPU处理随机事件和提高工作效率的I/O方

式是哪一种？数据传输速率最快的是哪一种？

便于CPU处理随机事件和提高工作效率的是中断方式，数据传输速率最快的是DMA控制方

式。

第七章习题答案

•7,ARM处理器有几种运行模式，处理器如何区别各种不同的运

行模式？

•ARM处理器有7中运行模式：

・用户模式（user）:ARM处理器正常的程序执行状态

・快速中断模式（fiq）：处理高速中断，用于高速数据传输或通道处理

•外部中断模式（irq）:用于普通的中断处理

•管理模式（supervisor）:操作系统使用的保护模式，系统复位后的默认模式

•中止模式（abort）:数据或指令预取中止时进入该模式

•未定义模式（undefined）:处理未定义指令，用于支持硬件协处理器的软件仿真

系统模式（system）:运行特权级的操作系统任务

处理器使用CPSR寄存器中的M4-M0位来指示不同的运行模式。

7.2通用寄存器中PC.CPSR和SPSR的作用各是什么？

PC：程序计数器，用于保存处理器要取的下一条指令的地址。

CPSR：当前程序状态寄存器,CPSR保存条件标志位、中断禁止位、当前处理器模式标志，以

及其他一些相关的控制和伏态位。

SPSR：备份程序状态寄存器，当异常发生时,SPSR用于保存CPSR的当前值，当从异常退出时,

可用SPSR来恢复CPSR。

•7.3从编程的角度讲,ARM处理器的工作状态有哪两种？这两

种状态之间如何转换？

•从编程角度讲,ARM处理器的两种工作状态为：

•ARM状态（复位状态）：处理器执行32位的字对齐的ARM指令

Thumb状态：处理器执行16位的半字对齐的Thumb指令

•ARM指令集和Thumb指令集均有切换处理器状态的指令，并可在两种工作状态之

间切换：

进入Thumb状态：当操作数寄存器的状态位（最低位）为1时，执行BX指令就可以进入

Thumb状态。如果处理器在Thumb状态时发生异常（异常处理要在ARM状态下执行），则

当异常处理返回时自动切换到Thumb状态

进入ARM状态：当操作数寄存器的状态位（最低位）位。时，执行BX指令就可以进入ARM

状态。处理器进行异常处理时，把PC的值放入异常模式链接寄存器中，从异常向量地址开始

执行程序，系统自动进入ARM状态

•7・5哪些特征是ARM和其他RISC体系结构所共有的？

•ARM和其他RISC体系结构共有的三个相同特征：

•Load/Store体系结构：也称为寄存器/寄存器体系结构或RR系统结构。在这类机器

中，操作数和运算结果不能直接从主寄存器中存取，而是必须借用大量的标量或矢

量寄存器来进行中转。采用这一结构的处理器必然要使用更多的通用寄存器存储操

作数和运算结果，由于寄存器与运算器之间的数据传输速度远高于主存与运算器之

间的数据传输速度，采用这一结构有助于提高计算机整体的运行速度

采用固定长度精简指令集：这样使得机器译码变得容易，可以通过硬件直接译码的方式完成

对指令的解析。虽然由于与复杂指令集相比，采用精简指令集需要更多指令来完成相同的任

务，但采用硬件直接译码的速度却高于采用微码方式译码。通过采用高速缓存等提高寄存器

存储速度的技术，采用固定长度精简指令集的机器可以获得更高性能

三地址指令格式：除了除法指令外,ARM的大部分数据史理指令采用三地址指令。即在指令

中包含了目的操作数、源操作数和第二源操作数

8.1ARM指令有哪几种寻址方式？试分别说明。

ARM指令系统支持的常见寻址方式有：

寄存器寻址：

1.操作数存放在寄存器中；

2.指令地址码字段给出寄存器编号（名）；

3.指令执行时直接取出寄存器值来操作；

立即寻址：

1.操作数包含在指令当中；

2.指令地址码部分就是数据本身.

3.取指时就取出了可立即使用的操作数.

寄存器间接寻址：

寄存器移位寻址

1.操作数存放在寄存器中；

2.指令地址码字段给出寄存器编号（名）及移位表达式；

3.指令执行时取出寄存器值并移位，再将结果作为源操作数；

寄存器间接寻址：

1.操作数存放在内存单元中；

2.指令地址码字段给出［寄存器编号（名）］;

3.指令执行时根据寄存器值（指针）找到相应的存储单元；

基址变址寻址

1.操作数存放在内存单元中；

2.指令地址码字段给出