2025年计算机组成原理期末考试题库及答案

2025年计算机组成原理期末考试题库及答案一、选择题（每题2分，共30分）1.下列关于计算机系统层次结构的描述中，正确的是（）A.微程序机器级属于硬件级B.操作系统机器级属于软件级C.汇编语言机器级和高级语言机器级都属于硬件级D.传统机器级和微程序机器级都属于软件级答案：A。微程序机器级是计算机硬件的最底层，通过微指令来控制硬件的操作，属于硬件级；操作系统机器级是硬件和软件的结合；汇编语言机器级和高级语言机器级属于软件级；传统机器级属于硬件级。2.某计算机字长为32位，其存储容量为16MB，若按字编址，它的寻址范围是（）A.04MB.02MC.01MD.0512K答案：B。存储容量为16MB=16×2^20B，字长为32位=4B，按字编址，寻址范围=16×2^20B/4B=2^22个地址，即02M。3.在计算机中，存放微程序的控制存储器一般采用（）A.SRAMB.DRAMC.EPROMD.ROM答案：D。控制存储器用于存放微程序，微程序一般是固定不变的，ROM只读存储器适合存放固定的程序和数据，所以存放微程序的控制存储器一般采用ROM。4.某指令系统有200条指令，对操作码采用固定长度二进制编码时，至少需要（）位。A.6B.7C.8D.9答案：B。因为2^6=64<200，2^7=128<200，2^8=256>200，所以至少需要7位才能对200条指令进行编码。5.若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是（）A.原码B.补码C.反码D.移码答案：B。原码表示时，符号位为1表示负数，数值位不变，-0.1010的原码为1.1010；反码表示时，符号位不变，数值位取反，-0.1010的反码为1.0101；补码表示时，在反码的基础上加1，-0.1010的补码为1.0110；移码主要用于表示浮点数的阶码。6.同步控制是（）A.只适用于CPU控制的方式B.只适用于外围设备控制的方式C.由统一时序信号控制的方式D.所有指令执行时间都相同的方式答案：C。同步控制是由统一的时序信号来控制计算机各部件的操作，它既适用于CPU控制，也适用于外围设备控制；不同指令的执行时间不一定相同。7.设寄存器位数为8位，机器数采用补码形式（含1位符号位）。对应于十进制数-27，寄存器内为（）A.27HB.9BHC.E5HD.5AH答案：C。先求-27的原码，27的二进制表示为00011011，-27的原码为10011011，反码为11100100，补码为11100101，转换为十六进制为E5H。8.下列关于Cache的说法中，错误的是（）A.Cache是一种高速缓冲存储器B.Cache的命中率越高，CPU的访存速度越快C.Cache的容量一般比主存大D.Cache可以减少CPU访问主存的次数答案：C。Cache是一种高速缓冲存储器，用于存储CPU近期可能会频繁访问的数据和指令，其命中率越高，CPU从Cache中获取数据的概率越大，访存速度就越快；Cache的容量一般比主存小很多，但速度比主存快；Cache可以减少CPU访问主存的次数。9.某计算机的指令流水线由四个功能段组成，各功能段的执行时间分别为5ns、6ns、3ns和8ns，则该流水线的最大吞吐率为（）A.1/8nsB.1/22nsC.1/5nsD.1/6ns答案：A。流水线的最大吞吐率取决于流水线中执行时间最长的功能段，即瓶颈段。本题中最长执行时间为8ns，所以最大吞吐率为1/8ns。10.下列关于RISC的说法中，错误的是（）A.指令条数少B.指令长度固定C.指令执行周期短D.寻址方式丰富答案：D。RISC（精简指令集计算机）的特点是指令条数少、指令长度固定、指令执行周期短、寻址方式简单等，而CISC（复杂指令集计算机）的寻址方式丰富。11.若浮点数用补码表示，则判断运算结果是否为规格化数的方法是（）A.阶符与数符相同B.数符与尾数最高有效位相同C.数符与尾数最高有效位不同D.阶符与数符不同答案：C。对于补码表示的浮点数，规格化数的判断方法是数符与尾数最高有效位不同。12.在单总线结构的CPU中，连接在总线上的多个部件（）A.某一时刻只有一个可以向总线发送数据，并且只有一个可以从总线接收数据B.某一时刻只有一个可以向总线发送数据，但可以有多个同时从总线接收数据C.可以有多个同时向总线发送数据，并且可以有多个同时从总线接收数据D.可以有多个同时向总线发送数据，但只有一个可以从总线接收数据答案：B。在单总线结构中，为了避免总线冲突，某一时刻只有一个部件可以向总线发送数据，但可以有多个部件同时从总线接收数据。13.下列关于虚拟存储器的说法中，正确的是（）A.虚拟存储器的容量等于主存容量加上辅存容量B.虚拟存储器的容量由计算机的地址结构决定C.虚拟存储器的容量只取决于主存容量D.虚拟存储器的容量只取决于辅存容量答案：B。虚拟存储器的容量由计算机的地址结构决定，它通过地址映射将虚拟地址转换为主存地址，而不是简单地等于主存容量加上辅存容量，也不单纯取决于主存容量或辅存容量。14.某计算机的主存地址空间大小为256MB，按字节编址。虚拟地址空间大小为4GB，采用页式虚拟存储管理，页面大小为4KB，TLB（快表）采用全相联映射，有4个页表项。则TLB的命中率最高可达（）A.25%B.50%C.75%D.100%答案：D。虚拟地址空间大小为4GB，页面大小为4KB，则虚拟页数为4GB/4KB=2^20页。TLB有4个页表项，当最近访问的4个页面都在TLB中时，TLB的命中率可达100%。15.指令系统中采用不同寻址方式的目的主要是（）A.实现存储程序和程序控制B.缩短指令长度，扩大寻址空间，提高编程灵活性C.可以直接访问外存D.提供扩展操作码的可能并降低指令译码难度答案：B。采用不同的寻址方式可以缩短指令长度，扩大寻址空间，使程序员在编程时更加灵活，方便对不同位置的数据进行访问。二、填空题（每题2分，共20分）1.计算机硬件系统由运算器、______、存储器、输入设备和输出设备五大部分组成。答案：控制器。运算器和控制器合称为CPU，它们与存储器、输入设备和输出设备共同构成计算机硬件系统。2.已知[x]补=1.1011，则[x]原=______。答案：1.0101。补码1.1011对应的真值为负数，求原码时，先将补码减1得到反码1.1010，再将反码除符号位外取反得到原码1.0101。3.某计算机的指令格式中，操作码字段为8位，则该指令系统最多可以有______条指令。答案：256。操作码位数为8位，根据编码原理，指令条数最多为2^8=256条。4.存储器的主要性能指标有存储容量、______和存储周期。答案：存取时间。存取时间是指从存储器中读出或写入一个数据所需要的时间，它和存储容量、存储周期都是衡量存储器性能的重要指标。5.若某Cache的命中率为0.9，Cache的访问时间为10ns，主存的访问时间为100ns，则平均访问时间为______ns。答案：19。平均访问时间=命中率×Cache访问时间+（1命中率）×主存访问时间=0.9×10+(10.9)×100=19ns。6.微程序控制器的核心部件是______，它用来存放微程序。答案：控制存储器。控制存储器专门用于存放微程序，微程序是实现指令功能的一系列微指令的集合。7.指令的执行过程一般分为取指、______和执行三个阶段。答案：译码。取指阶段从存储器中取出指令，译码阶段对指令进行分析，确定操作类型和操作数地址，执行阶段完成指令规定的操作。8.浮点数由阶码和______两部分组成。答案：尾数。浮点数的表示形式为N=M×2^E，其中E为阶码，M为尾数。9.总线仲裁方式可分为集中式仲裁和______仲裁两种。答案：分布式。集中式仲裁由一个仲裁器来决定总线使用权，分布式仲裁则是各部件通过自身的逻辑电路来竞争总线使用权。10.并行处理技术可分为时间并行、______和时间空间并行三种。答案：空间并行。时间并行主要通过流水线技术实现，空间并行是指多个处理单元同时进行操作，时间空间并行则是结合了时间并行和空间并行的特点。三、简答题（每题10分，共30分）1.简述计算机中采用补码表示负数的优点。答：计算机中采用补码表示负数具有以下优点：（1）符号位可以和数值位一起参与运算。在补码运算中，不需要单独处理符号位，简化了运算规则，提高了运算速度。例如，在加法运算中，无论操作数是正数还是负数，都可以直接进行二进制加法运算，结果的符号位和数值位会自然形成正确的结果。（2）可以将减法运算转化为加法运算。在计算机中，减法运算可以通过加上减数的补码来实现，这样只需要设计加法器就可以完成加、减两种运算，减少了硬件成本。例如，AB可以转化为A+(-B)补。（3）零的表示唯一。在补码表示中，+0和-0的表示是相同的，都是000...0，避免了原码和反码中零的两种表示形式，简化了硬件设计和数据处理。2.简述Cache的工作原理。答：Cache是一种高速缓冲存储器，位于CPU和主存之间，其工作原理基于程序访问的局部性原理，包括时间局部性和空间局部性。（1）时间局部性：如果一个数据被访问，那么在近期它很可能会被再次访问。例如，在循环程序中，循环体内的指令和数据会被多次重复访问。（2）空间局部性：如果一个数据被访问，那么与它相邻的数据在近期也很可能会被访问。例如，在顺序执行的程序中，指令是按顺序存放在主存中的，访问了一条指令后，紧接着会访问下一条指令。Cache的工作过程如下：（1）当CPU要访问主存中的数据时，首先在Cache中查找该数据。如果该数据存在于Cache中，称为命中，CPU直接从Cache中读取数据，这样可以大大提高访存速度。（2）如果该数据不在Cache中，称为不命中，此时CPU从主存中读取数据，并将该数据所在的块（通常包含多个数据）调入Cache中。如果Cache已满，还需要采用某种替换算法（如LRU算法）将Cache中的一个块替换出去。3.简述指令流水线的基本概念和特点。答：指令流水线是一种将指令执行过程分解为多个阶段，让多个指令在不同阶段同时执行的技术，类似于工厂中的流水线生产。基本概念：将指令的执行过程通常分为取指、译码、执行、访存、写回等阶段，每个阶段由一个独立的功能部件来完成。当一条指令在某个阶段执行时，后续的指令可以依次进入其他阶段，实现指令的重叠执行。特点：（1）提高了指令的执行效率。通过指令的重叠执行，在理想情况下，每个时钟周期都可以完成一条指令的执行，大大缩短了程序的执行时间。例如，在一个5段流水线中，理论上每5个时钟周期可以执行5条指令，而在非流水线方式下，执行5条指令可能需要更多的时钟周期。（2）增加了硬件成本。为了实现指令流水线，需要增加多个功能部件和相应的控制逻辑，如流水寄存器等，这会增加硬件的复杂度和成本。（3）存在流水线冒险问题。包括结构冒险、数据冒险和控制冒险。结构冒险是指由于硬件资源不足导致的冲突；数据冒险是指由于指令之间的数据依赖关系导致的冲突；控制冒险是指由于转移指令等导致的流水线执行顺序的改变。需要采用相应的技术（如转发技术、暂停技术、分支预测技术等）来解决这些冒险问题。四、计算题（每题10分，共20分）1.已知某计算机的主存地址空间为64KB，按字节编址，Cache容量为8KB，块大小为16B。采用直接映射方式，试计算：（1）主存地址的位数和各字段的位数。（2）Cache的行数。（3）主存中第200号单元所在的主存块映射到Cache中的哪一行。解：（1）主存地址空间为64KB=2^16B，所以主存地址的位数为16位。块大小为16B=2^4B，所以块内地址字段为4位。Cache容量为8KB，块大小为16B，Cache的行数=8KB/16B=2^9B/2^4B=2^5行，所以Cache行号字段为5位。主存字块标记字段位数=1645=7位。（2）Cache的行数=Cache容量/块大小=8KB/16B=512行。（3）主存中第200号单元所在的主存块号=200/16=12（向下取整）。根据直接映射方式，主存块号映射到Cache行号的公式为：Cache行号=主存块号modCache行数。所以映射到Cache中的行号=12mod512=12。2.已知[x]补=10110100，[y]补=11001010，计算[x+y]补，并判断是否溢出。解：补码加法运算规则为：[x+y]补=[x]补+[y]补。[x]补=10110100[y]补=11001