CN113986125B 一种链路延迟调整方法及存储设备 （南京大普信息技术有限公司）

本发明公开了一种链路延迟调整方法及存请可在延迟调整条件满足后，自动确定出PHY与闪存颗粒之间的链路在当前情况下的延迟有效2在预设延迟调整条件满足后，基于所述PHY上与闪存颗粒连接的目标链路的延迟设置根据所述目标链路对应的延迟有效判定策略判定所述延迟值的有效根据所述所有延迟值的有效性确定所述目标链路的延迟有效范围或，当DQS信号输入链路和DQ信号输入链路的延迟值调整之或，当DQS信号输出链路和DQ信号输出链路的延迟值调整之2.如权利要求1所述的链路延迟调整方法，其特征根据所述第一DQ信号值及所述第一DBI信号值确定所述闪存颗粒返回的第一DQ实际若所述第一DQ实际值与所述读取参数页面命令对应的DQ标准值述DQS信号输入链路、所述DQ信号输入链路及所述DBI信号输入链路设置的延迟值为有效3.如权利要求1所述的链路延迟调整方法，其特根据所述第二DQ信号值及所述第二DBI信号值确定所述闪存颗粒返回的第二DQ实际所述DQ信号输出链路及所述DBI信号输出链路设置的延迟值4.如权利要求1所述的链路延迟调整方法，其特征在于，所述3若所述第三DQ信号值与所述读取参数页面命令对应的DQ标准值述DQS信号输入链路和所述DQ信号输入链路设置的延迟值5.如权利要求4所述的链路延迟调整方法，其特若所述第四DQ实际值与所述读取参数页面命令对应的DQ标准值6.如权利要求1所述的链路延迟调整方法，其特征在于若所述第五DQ信号值与所述预设标准数据一致，则确定当前为所述DQS信号输出链路7.如权利要求6所述的链路延迟调整方法，其特根据所述第六DQ信号值及及其对应的翻转策略确定所述闪存颗粒返回的第六DQ实际若所述第六DQ实际值与所述预设标准数据一致，则确定当前为所述DBI信号输出链路确定所述目标链路的延迟有效范围，以基于所述延迟有效范围调整所述目标链路的延迟根据所述所有延迟值的有效性确定所述目标链路对应的N个连续的延迟有效范围；其4从所述N个连续的延迟有效范围中选出最大的延迟有效范围，并将所述最大的延迟有9.如权利要求1_8任一项所述的链路延迟调整方法基于所述PHY上与所述闪存颗粒连接的输入链路的延迟设置范围，为所述输入链路设在调整好所有所述输入链路的延迟值后，基于所述PHY上与所述闪存颗粒连接的输出包含PHY的闪存控制器，用于在执行自身存储的计算机程序5[0002]NANDFlash(非易失闪存)存储设备包括用于存储数据的NANDFlash颗粒及用于管理NANDFlash颗粒中存储的数据的闪存控制器；其中，闪存控制器内NANDPHY(Port相位关系通过各自链路上的delay(延迟)值(NANDPHY内部的链路延迟值设置+IO延迟)来工作温度和/或工作频率变化过大)满足后，自动确定出PHY与闪存颗粒之间的链路在当前[0008]在预设延迟调整条件满足后，基于所述PHY上与闪存颗粒连接的目标链路的延迟6[0014]根据所述第一DQ信号值及所述第一DBI信号值确定所述闪存颗粒返回的第一DQ实[0020]根据所述第二DQ信号值及所述第二DBI信号值确定所述闪存颗粒返回的第二DQ实[0021]若所述第二DQ实际值与所述预设标准数据一致，则确定当前为所述DQS信号输出为所述DQS信号输入链路和所述DQ信号[0027]则根据所述目标链路对应的延迟有效判定策略判定所述延迟值的有效性，还包[0029]根据所述第四DQ信号值及其对应的翻转策略确定所述闪存颗粒返回的第四DQ实7[0035]若所述第五DQ信号值与所述预设标准数据一致，则确定当前为所述DQS信号输出链路和所述DQ信号输出链路设置的延迟值[0037]则根据所述目标链路对应的延迟有效判定策略判定所述延迟值的有效性，还包[0040]根据所述第六DQ信号值及及其对应的翻转策略确定所述闪存颗粒返回的第六DQ[0041]若所述第六DQ实际值与所述预设标准数据一致，则确定当前为所述DBI信号输出[0043]根据所述所有延迟值的有效性确定所述目标链路对应的N个连续的延迟有效范[0044]从所述N个连续的延迟有效范围中选出最大的延迟有效范围，并将所述最大的延[0046]基于所述PHY上与所述闪存颗粒连接的输入链路的延迟设置范围，为所述输入链[0047]在调整好所有所述输入链路的延迟值后，基于所述PHY上与所述闪存颗粒连接的[0050]包含PHY的闪存控制器，用于在执行自身存储的计算机程序时实现上述任一种链8存颗粒之间的链路在当前情况下的延迟有效范工作温度和/或工作频率变化过大)满足后，自动确定出PHY与闪存颗粒之间的链路在当前9PHY与闪存颗粒之间数据传输的正确性，所以设置延迟有效判定策略的最终目的是为目标[0081]若第一DQ实际值与读取参数页面命令对应的DQ标准值一致，则确定当前为DQS信入链路，在对DQS/DQ/DBI信号输入链路调整延迟值时，闪存颗粒的DBI功能需处于打开状[0083]对DQS/DQ/DBI信号输入链路调整延迟值的过程为：1)基于DQS信号输入链路的延迟设置范围为DQS信号输入链路设置延迟值，同理基于DQ信号输入链路的延迟设置范围为参数页面(Readparameterpage)命令，并接收闪存颗粒在读取参数页面命令下返回的第的第一DQ实际值与读取参数页面命令对应的DQ标准值一致，则确定当前为DQS信号输入链出DQS/DQ/DBI信号输入链路的延迟设置范围内所有延迟值的有效性。4)根据DQS信号输入于DQ信号输入链路的延迟有效范围调整DQ信号输入链路的延迟值；根据DBI信号输入链路的延迟设置范围内所有延迟值的有效性，确定DBI信号输入链路的延迟有效范围，以基于DBI信号输入链路的延迟有效范围调整DBI信号输入链路出链路，在对DQS/DQ/DBI信号输出链路调整延迟值时，闪存颗粒的DBI功能需处于打开状[0091]对DQS/DQ/DBI信号输出链路调整延迟值的过程为：1)基于DQS信号输出链路的延迟设置范围为DQS信号输出链路设置延迟值，同理基于DQ信号输出链路的延迟设置范围为准数据的命令下返回的第二DQ信号值及第二DBI信号值。4)根据闪存颗粒返回的第二DQ信号值及第二DBI信号值确定闪存颗粒返回的第二DQ实际值，若闪存颗粒返回的第二DQ实际设置范围内所有延迟值的有效性。5)根据DQS信号输出链路的延迟设置范围内所有延迟值围调整DQS信号输出链路的延迟值，同理根据DQ信号输出链路的延迟设置范围内所有延迟围调整DQ信号输出链路的延迟值；根据DBI信号输出链路的延迟设置范围内所有延迟值的[0092]作为一种可选的实施例，目标链路包括DQS信号输入链路和DQ信号输入链路；其[0095]若第三DQ信号值与读取参数页面命令对应的DQ标准值一致，则确定当前为DQS信[0096]具体地，除了上述实施例的输入链路和输出链路的延迟值均将DQS/DQ和DBI一块[0098]仅对DQS/DQ信号输入链路调整延迟值的过程为：1)基于DQS信号输入链路的延迟设置范围为DQS信号输入链路设置延迟值，同理基于DQ信号输入链路的延迟设置范围为DQ参数页面命令下返回的第三DQ信号值(第三DQ信号值直接就是真正从闪存颗粒读取的值)。DQS/DQ信号输入链路的延迟设置范围内所有延迟值的有效性。4)根据DQS信号输入链路的信号输入链路的延迟有效范围调整DQS信号输入链路的延迟值，同理根据DQ信号输入链路信号输入链路的延迟有效范围调整DQ信号输入链[0103]若第四DQ实际值与读取参数页面命令对应的DQ标准值一致，则确定当前为DBI信围为DBI信号输入链路设置延迟值(此阶段下DQS信号输入链路和DQ信号输入链路的延迟值的第四DQ实际值与读取参数页面命令对应的DQ标准值一致，则确定当前为DBI信号输入链[0106]作为一种可选的实施例，目标链路包括DQS信号输出链路和DQ信号输出链路；其[0109]向闪存颗粒发送读取预设标准数据的命令，并接收闪存颗粒返回的第五DQ信号[0110]若第五DQ信号值与预设标准数据一致，则确定当前为DQS信号输出链路和DQ信号[0112]仅对DQS/DQ信号输出链路调整延迟值的过程为：1)基于DQS信号输出链路的延迟设置范围为DQS信号输出链路设置延迟值，同理基于DQ信号输出链路的延迟设置范围为DQ设标准数据的命令，并接收闪存颗粒在读取预设标准数据的命令下返回的第五DQ信号值预设标准数据一致，则确定当前为DQS信号输出链路和DQ信号输出链路设置的延迟值为有[0116]向闪存颗粒发送读取预设标准数据的命令，并接收闪存颗粒返回的第六DQ信号[0118]若第六DQ实际值与预设标准数据一致，则确定当前为DBI信号输出链路设置的延围为DBI信号输出链路设置延迟值(此阶段下DQS信号输出链路和DQ信号输出链路的延迟值据闪存颗粒返回的第六DQ信号值及其对应的翻转策略确定闪存颗粒返回的第六DQ实际值(这才是真正从闪存颗粒读取的值)，若闪存颗粒返回的第六DQ实际值与预设标准数据一信号输出链路的延迟设置范围内所有延迟值的有效性。5)根据DBI信号输出链路的延迟设[0121]作为一种可选的实施例，根据所有延迟值的有效性确定目标链路的延迟有效范[0123]从N个连续的延迟有效范围中选出最大的延迟有效范围，并将最大的延迟有效范链路对应的N个连续的延迟有效范围，如为一条链路确定出两个连续的延迟有效范围[10,[0128]在调整好所有输入链路的延迟值后，基于PHY上与闪存颗粒连接的输出链路的延[0129]具体地，本申请将DQS/DQ/DBI链路的延迟值调整过程分为先执行PHY上输入链路[0133]包含PHY的闪存控制器，用于在执行自身存储的计算机程序时实现上述任一种链