CN113986633B Fpga测量单元及基于fpga测量单元的通道延迟补偿方法、装置 （杭州长川科技股份有限公司）

FPGA测量单元及基于FPGA测量单元的通道本申请提供了一种FPGA测量单元及基于2延迟调整模块和采样寄存器；所述采样寄存器和所述脉冲信号发送单元连接同一系统时第一时钟周期和第二时钟周期；所述第一时钟周期和第二时钟周期分别对应的采样值为02.一种基于FPGA测量单元的通道延迟补偿方法，其特通过所述脉冲信号发送单元向所述通道中的连接点发送脉冲信号，以通过所述接收器和所述延迟调整模块到达所述检测所述采样寄存器接收到所述脉冲信号时对应的第一述第一时钟周期和第二时钟周期分别对应的采调整所述延迟调整模块对应的延迟时间，直到满足采样根据存储的多个所述通道分别对应的目标延迟时间进行按照指定时间间隔，增大所述延迟调整模块对应的延迟时间，将增如果否，继续执行所述按照指定时间间隔，增大所述3按照指定时间间隔，减小所述延迟调整模块对应的延迟时间，将减如果否，继续执行所述按照指定时间间隔，减小所述将所述通道对应的目标延迟时间存储于所述在所述测量单元启动时，从所述存储器中加载多个所述通所述方法还包括：针对每个所述通道，根据所述通道对应的目标延迟脉冲信号发送模块，用于针对每个所述通道，通过所述脉冲信号发4时钟周期检测模块，用于检测所述采样寄存器接收到所延迟时间调整模块，用于调整所述延迟调整模块对应的延迟时间通道延迟补偿模块，用于根据存储的多个所述通道分别对应的目标5[0002]在ATE设备中通常使用外部测量单元或者设备来测量每个SLOT插槽中所有信号[0003]本申请的目的在于提供一种FPGA测量单元及基于FPGA测量单元的通道延迟补偿67调整模块可以对各通道对应的延迟时间进行延迟补偿，从而消除测量单元本身的偏差影术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范89信号通过输入输出单元中的接收器和延迟调[0046]步骤S4024，检测采样寄存器接收到脉冲信号时对应的第一时钟周期和第二时钟采集到了脉冲信号。如图3中，第一时钟周期和第二对应的周期数分别对应的周期数为[0050]当采样值跳变条件为第二时钟周期对应的采样值跳变为0时，调整延迟调整模块[0057]在上述采样值跳变条件为第二时钟周期对应的采样值跳变为0的情况下；延迟调的第二时钟周期对应的当前采样值还为1，就继续增大延迟时间，调整为10，然后继续检[0059]在上述采样值跳变条件为第一时钟周期对应的采样值跳变为1的情况下；延迟调[0069]2，通过铜轴线缆将SMA端口连接至连接器的连接点TC0，此时脉冲信号会经过[0070]3，采样寄存器首先根据第一时钟周期count1(对应采样值为0)和第二时钟周期[0076]本申请实施例还提供的基于FPGA测量单元的通道延迟补偿方法，能够准确测量检测模块604，用于检测采样寄存器接收到脉冲信号时对应的第一时钟周期和第二时钟周应的延迟时间的初始值为默认最大值；上述延迟时间调整模块606，用于按照指定时间间[0091]本申请实施例提供的装置，其实现原理及产生的技术效果和前述方法实施例相的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、