教学材料《电路电路》-第5章

5.1基本概念处理数字信号的电子电路称为数字电路。在学习数字电路时，重点在于研究各种数字电路的输入与输出状态之间的关系。因为任何一个数字电路的输出信号与输入信号之间都有一定的逻辑关系，所以一也把数字电路称为逻辑电路。与模拟电路相比，数字电路主要有如下优点:(1)便于高度集成化。

(2)工作可靠性高、抗干扰通用性强。

(3)数字信息便于长期保存。(4)数字集成电路产品系列多、通用性强、成本低(5)保密性好。数字信息容易进行加密处理，不易被窃取上一页下一页返回5.1基本概念5.1.2数制与编码

1.数制数制是一种计数的方法，它是进位计数制的简称。这些数制所用的数字符号叫做数码，某种数制所用数码的个数称为基数。

(1)十进制。日常生活中人们最习惯用的是十进制。十进制是以10为基数的计数制。在十进制中，每位有0-9十个数码，它的进位规则是“逢十进一”。

(2)二进制。数字电路中应用最广泛的是二进制。二进制是以2为基数的计数制。在二进制中，每位只有“0”和“1”两个数码，它的进位规则是“逢二进一”。上一页下一页返回5.1基本概念(3)二一十进制的相互转换二进制数转换成十进制数，只要将二进制数的各位加权系数求和即可。

2.编码在数字系统中，二进制数码不仅可表示数值的大小，而且常用于表示特定的信息。将若干个二进制数码0和1按一定的规则排列起来表示某种特定含义的代码，称为二进制代码。建立这种代码与图形、文字、符号或特定对象之间一一对应关系的过程，就称为编码。如在开运动会时，每个运动员都有一个号码，这个号码只用于表示不同的运动员，并不表示数值的大小。将十进制数的0-9十个数字用二进制数表示的代码，称为二一十进制码，又称BCD码。上一页下一页返回5.1基本概念常用的二一十进制代码为8421BCD码，这种代码每一位的权值是固定不变的，为权码。它取了4位自然二进制数的前10种组合，即0000(0)-1001(9)，从高位到低位的权值分)I是8,4,2,1，去掉后6种组合1010一1111，所以称为8421BCD码。表5-1所示是十进制数与8421BCD码的对应关系。上一页返回5.2逻辑函数

逻辑代数又称为布尔代数，是英国数学家乔治·布尔于19世纪中叶首先提出的，它是用于描述客观事物逻辑关系的数学方法。逻辑代数是分析和设计逻辑电路的主要数学工具。本节首先通过实例引出逻辑代数的基本概念，介绍逻辑函数的表示方法，然后重点介绍逻辑代数的基本逻辑运算和常用的复合逻辑运算，简要讲述逻辑代数中的基本定律，最后介绍逻辑函数的公式化简法。5.2.1基本概念

1.逻辑变量所谓逻辑，简单地说，就是表示事物的因果关系，即输入、输出之间变化的因果关系，而逻辑事件是具有如下共性的一类事物:其存在或表现形式有且仅有两个相互对立的状态，而且它必定是这两个状态中的一个。下一页返回5.2逻辑函数例如，实例中的开关只有“闭合”和“断开”两种状态，而且开关的状态必为二者之一;灯只有“亮”、“灭”两种对立状态。再例如，生物的活与死;射击导弹的击中日标与未击中日标;竞选的成功与失败;外星人的存在与不存在……上述事件都是逻辑事件，又可以叫做逻辑变量。逻辑变量是二值变量，只有两个取值，用“n”和“1”表示。例如，可以用“1”表示开关接通，用“n”表示开关断开;用"1”表示高电平，用“n”表示低电平;用“1”表示灯亮，用“n”表示灯灭，等等在数字逻辑电路中，用来表示条件的逻辑变量就是输入变量(如A,B,C,…)，用来表示结果的逻辑变量就是输出变量Y。字母上无反号的叫原变量(如A)，有反号的叫反变量(如A)。上一页下一页返回5.2逻辑函数2.逻辑函数式在现实生活中的一些实际关系，会使某些逻辑量的取值互相信赖，或互为因果。例如，开关的通、断决定了发光二极管的亮、灭，反过来一也可以从发光二极管的状态推出开关的相应状态，这样的关系称为逻辑函数关系。它可用逻辑函数式(一也称逻辑表达式)来描述，其一般形式为Y=.f(A,B,C,…)。5.2.2逻辑运算逻辑运算即逻辑函数的运算，它包括基本逻辑运算和复合逻辑运算两类。

1.基本逻辑运算在逻辑代数中，最基本的逻辑关系有三种:与逻辑、或逻辑、非逻辑。上一页下一页返回5.2逻辑函数相应的有三种最基本的逻辑运算:与运算、或运算、非运算，它们分别对应于三种基本的逻辑关系。其他任何复杂的逻辑运算都是由这三种基本运算组成的。下面就分别讨论这三种基本的逻辑运算。

1)与

图5-4(a)是两个开关A,B和灯泡及电源组成的串联电路，这是一个简单的与逻辑电路。分析电路可知，只有当开关A和B都闭合时，灯泡Y才会亮;A和B只要有一个断开或者全都断开，则灯泡灭。它们之间的关系可以用图5-4(b)表示。其真值表如图5-4(c)所示。逻辑与的含义是:只有当决定一事件的所有条件全部具备时，这个事件才会发生。逻辑与一也叫逻辑乘在逻辑电路中，把能实现与运算的基本单元叫做与门，其逻辑符号如图5-4(d)所示。上一页下一页返回5.2逻辑函数2)或

图5-5是一个简单的或逻辑电路。若逻辑变量A,B,Y和前述的定义相同，通过分析电路可知:A,B中只要有一个为“1"，则Y=1,即A=1,B=0，或A=0,B=1,或A=1,B=1时，都有Y=1;只有A,B全为“0”时，Y才为“0"。其真值表如图5-5(b)所示。因此，逻辑或的含义是:在决定一事件的各条件中，只要有一个或一个以上的条件具备时，这个事件就发生。逻辑或一也叫逻辑加。

3)非

图5-6(a)是一个简单的非逻辑电路。分析电路可以知道，只有开关A断开的时候，灯泡Y才亮。它们之间的关系，可以用图5-6(b)所示的状态图来表示。上一页下一页返回5.2逻辑函数开关A对应于断开和闭合两种状态，灯泡Y对应于亮和灭两种状态，这两种对立的逻辑状态我们可以用，’0”和“1”来表示，但是它们并不代表数量的大小，只是表示了两种对立的可能。假设开关断开和灯泡不亮用“0”表示，开关闭合和灯泡亮用“1”表示，可以得到图5-6(c)所示的真值表。从真值表可以看出，逻辑非的含义为:当条件不具备时，事件才发生在逻辑电路中，把能实现非运算的基本单元叫做非门，其逻辑符号如图5-6(d)所示

2.复合逻辫运算由与、或、非三种基本逻辑运算组合，可以得到复合逻辑运算，即复合逻辑函数。以下介绍常见的复合逻辑运算。上一页下一页返回5.2逻辑函数1)与非与非运算顺序为先与后非。与非逻辑的函数表达式为

y=AB表达式称作逻辑变量A,B的与非，其真值表和逻辑符号如图5-7所示。与非运算的输入输出关系是“有0出1，全1出0""2)或非或非运算为先或后非，或非逻辑的函数表达式为

Y=A+B

表达式Y=A+B称作逻辑变量A,B的或非，其真值表和逻辑符号如图5-8所示或非运算的输入输出关系是“全0出1，有1出0”。上一页下一页返回5.2逻辑函数3)与或非与或非运算为先与后或再非，图5-9为与或非逻辑符号关于与或非的真值表请读者作为练习自行列出。与或非逻辑的函数表达式为

Y=AB+CD4)同或和异或逻辑表达式Y=AB+AB表示A和B的异或运算，其真值表和逻辑符号如图5-10所示。从真值表可以看出，异或运算的含义是:当输入变量相同时，输出为“0”;当输入变量不同时，输出为“1”。Y=AB+AB又可以表示为Y=A①B，符号“①”读做异或。上一页下一页返回5.2逻辑函数

逻辑表达式Y=AB+AB表示A和B的同或运算，其真值表和逻辑符号如图5-11所示。从真值表可以看出，同或运算的含义是:当输入变量相同时，输出为“1”;当输入变量不同时，输出为“0”。Y=AB+AB又可以表示为Y=AOB，符号“O”读做同或。5.2.3逻辑函数的表示方法表示一个逻辑函数有多种方法，常用的有:逻辑函数表达式、真值表、卡诺图、逻辑图等。它们各有特点，又相互联系，还可以相互转换，现介绍如下。1.逻辑函数表达式用与、或、非等逻辑运算表示逻辑变量之间关系的代数式，叫逻辑函数表达式，例如，Y=A+B，Y=A·B+C+D等。上一页下一页返回5.2逻辑函数2.真值表在前面的论述中，已经多次用到真值表。描述逻辑函数各个变量的取值组合和逻辑函数取值之间对应关系的表格，叫真值表。每一个输入变量有“n”和“1”两个取值，个变量就有2’个不同的取值组合，如果将输入变量的全部取值组合和对应的输出函数值一一对应地列举出来，即可得到真值表。表5-2分别列出了两个变量的与、或、与非及异或运算的真值表。下面举例说明列真值表的方法。3.逻辑图由逻辑符号表示的逻辑函数的图形叫做逻辑电路图，简称逻辑图。例如，Y=AB"AB的逻辑图如图5-12所示上一页下一页返回5.2逻辑函数5.2.4逻辑代数的基本定律逻辑代数表示的是逻辑关系，而不是数量关系，这是它与普通代数的本质区别。逻辑代数的基本定律显示了逻辑运算应遵循的基本规律，是化简和变换逻辑函数的基本依据，这些定律有其独自的特性，但一也有一些和普通代数相似的性质，因此要严格区分，不能混淆。在逻辑代数中只有逻辑乘(“与”逻辑)、逻辑加(“或”逻辑)和求反(“非”逻辑)3种基本运算。根据这3种基本运算可以导出逻辑运算的一些法则和定律，见表5-45.2.5逻辑函数的化简大多数情况下，由逻辑真值表写出的逻辑函数式，以及由此而画出的逻辑电路图往往比较复杂。上一页下一页返回5.2逻辑函数如果可以化简逻辑函数，就可以使对应的逻辑电路简单，所用器件减少，电路的可靠性一也因此而提高。逻辑函数的化简有两种方法，即公式化简和卡诺图化简法。本书只介绍公式化简法。公式化简法就是运用上述的逻辑代数运算法则和定律把复杂的逻辑函数式化成简单的逻辑式。上一页返回5.3逻辑门电路

逻辑门电路是指能实现一些基本逻辑关系的电路，简称“门电路”或“逻辑元件”，是数字电路的最基本单元。门电路通常有一个或多个输入端，输入与输出之间满足一定的逻辑关系。实现基本逻辑运算的电路称为基本门电路，基本门电路有与门、或门、非门。最基本的逻辑关系有3种:与逻辑、或逻辑和非逻辑，与之相对应的逻辑门电路分别是与门、或门和非门。它们的逻辑关系、电路组成、逻辑功能及符号，见表5-5。在实际中可以将上述的基本逻辑门电路组合起来，构成常用的复合逻辑门电路，以实现各种逻辑功能。常见的复合门电路有:与非门、或非门、与或非门、异或门、同或门等与非门、或非门、与或非门电路分别是与门、或门、非门三种门电路的串联组合。其逻辑电路如图5-13所示。下一页返回5.3逻辑门电路

异或门电路的特点是两个输入端信号相异时输出为“1”，相同时输出为“0”，其逻辑电路如图5-14所示。同或门电路的特点是两个输入端信号相同时输出为“1”，相异时输出为“0”，其逻辑电路如图5-15所示。上一页返回5.4组合逻辑电路

数字逻辑电路根据输出信号对输入信号响应的不同，可分为组合逻辑电路和时序逻辑电路两大类。组合逻辑电路的特点是:电路任一时刻的输出状态，只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合逻辑电路在电路结构上只由门电路组成，不含有记忆性的器件，没有从输出反馈到输入的回路组合逻辑电路所研究的两个基本问题就是分析和设计。所谓组合逻辑电路的分析，就是根据所给出的组合逻辑电路，写出输出函数的逻辑表达式，依此来说明所给电路的逻辑功能。组合逻辑电路的设计，就是根据给定的逻辑要求或描述某一逻辑功能的逻辑函数，确定用什么方案及逻辑门来实现给定逻辑要求的逻辑电路，同时要求设计的电路简单、可靠。下一页返回5.4组合逻辑电路

本章通过实例，着重介绍组合逻辑电路5.4.1组合逻辑电路的分析方法组合逻辑电路分析的任务是:从给定组合逻辑电路图中找出输出和输入之间的逻辑关系，分析其逻辑功能。组合逻辑电路分析的步骤如图5-19所示

(1)根据给定逻辑电路图，从电路的输入到输出逐级写出输出变量对应输入变量的逻辑表达式。(2)对写出的逻辑表达式进行化简、变换，求得其最简表达式，列出真值表。(3)从逻辑表达式或真值表分析出组合逻辑电路的逻辑功能。上一页下一页返回5.4组合逻辑电路5.4.2组合逻辑电路的典型器件

1.编码器

1)二进制编码器用n位二进制代码对2n个信号进行编码的电路就是二进制编码器。一般而言，N个不同的信号，至少需要n位二进制数编码

3位二进制编码器有8个输入端、3个输出端，所以常称为8线一3线编码器，其功能真值表见表5-8,输入为高电平有效

2)二一十进制编码器将十进制的0-9十个数码编成二进制代码的电路称为二一十进制编码器。二一十进制编码器通常使用在进行人机对话的场合，以便将人们习惯的十进制数码编成机器所能执行的二进制代码。上一页下一页返回5.4组合逻辑电路例如计算机的键盘数码输入电路就是典型的键控式二一十进制编码器。表5-9为键控8421BCD码编码器的真值表s9-s0为输入端，“为编码器的工作标志，编码时为“1”。

2.译码器译码器的作用是将输入代码转换成特定的输出信号。假设译码器有n个输入信号和N个输出信号，如果2"=N，就称为全译码器。常见的全译码器有2线一4线译码器、3线一8线译码器、4线一16线译码器等。如果N<2"，称为部分译码器，如二一十进制译码器(一也称作4线一10线译码器)等下面以2线一4线译码器为例说明译码器的工作原理和电路结构。上一页下一页返回5.4组合逻辑电路1)2线一4线译码器

2线一4线译码器的功能见表5-10,EI为使能输入端，Yo一Y1为输出端，低电平有效2)集成译码器如图5-21所示，74LS138是一种典型的二进制译码器，其逻辑图和引脚图如图所示。

3.显示译码器在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。能够显示数字、字母或符号的器件称为数字显示器。上一页下一页返回5.4组合逻辑电路

在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器中显示。这种能把数字全翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。目前应用最广泛的是由发光二极管构成的七段数字显示器，如图5-22所示七段数字显示器的外形如图5-23(a)所示，它由七段发光二极管组成(加上小数点位8段)，利用字段的不同组合，可以分别显示0-9十个数字，如图5-24所示发光二极管的内部有两种接法，图5-23(b)所示为共阴极接法，当a-h端接高电平时相应的二极管段发光;图5-22(c)所示为共阳极接法，当a-h端接低电平时相应的二极管段发光。上一页下一页返回5.4组合逻辑电路用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。常用的集成显示译码器有7448,CC14547等七段显示译码器相当于一个代码转换电路，将输入的四位BCD码转成七段显示代码。其与七段数字显示器的连接如图5-25所示。表5-11是七段显示译码器7448的逻辑功能表。上一页返回5.5触发器

本章通过实例，着重介绍触发器、寄存器和计数器在数字系统中，常需要有记忆功能，触发器就是一种具有记忆功能的逻辑部件。触发器有两个稳定状态，分别表示二进制数码的“0”和“1"，可以长期保存所记忆的信息。只有在一定外界触发信号的作用下，它才能从一个稳定状态翻转到另一个稳定状态，即存入新的数码。一个触发器可存储1位二进制数码基本RS触发器是各种触发器的基础。5.5.1基本RS触发器1.电路组成将两个集成与非门的输出端和输入端交又反馈相接，就组成了基本RS触发器，如图5-27(a)所示。下一页返回5.5触发器2.逻辑功能(1}逻辑符号。基本RS触发器的逻辑符号如图5-27(b)所示(2)逻辑功能。基本RS触发器的逻辑功能如下:(3)真值表。真值表见表5-123.概念触发器的翻转:触发器在外加信号作用下进行状态转换的过程。触发脉冲:能使触发器发生翻转的外加信号。Qn表示时钟作用前触发器的状态，称现态。Qn+1表示时钟作用后触发器的状态，称次态。特性方程:触发器次态Qn+1与输入及现态Qn之间的逻辑关系式。上一页下一页返回5.5触发器4.基本RS触发器的波形图基本RS触发器波形图如图5-28所示5.5.2时钟控制同步RS触发器

1.电路组成

(1)电路组成如图5-29(a)所示一个基本RS触发器，两控制门G3G'4(2)逻辑符号如图5-29(b)所示

(3)主控脉冲(协同工作触发脉冲时钟脉冲)。控制数字系统中各触发器，用CP表示

CP端无小圆圈—正脉冲(CP上升沿)触发有效。上一页下一页返回5.5触发器2.工作原理

(1)工作原理:CP=0时，G3，G4输出为1，触发器维持原态;CP=1时，触发器状态由R,S决定

(2)真值表见表5-13(3)时钟控制同步RS触发器的波形图如图5-30所示。(4)注意

3.时钟控制同步RS触发器的空翻现象

(1)正常工作条件:时钟脉冲的宽度必须足够窄。

(2)出现问题:空翻现象—若时钟脉冲较宽，造成触发器动作混乱，在一个时钟脉冲内出现多次翻转。时钟控制同步RS触发器接或计数器如图5-31所示。上一页下一页返回5.5触发器5.5.3JK触发器1.电路结构JK触发器电路结构和逻辑符号如图5-32所示。2.逻辑功能(1)逻辑功能。设触发器始态为Q=0，RD=So=1(悬空)。(2)真值表。其真值表见表5-14(3)波形图。如图5-33所示边沿触发器:触发器状态只取决于CP上升(或下降)沿时刻的输入信号状态(例如:J端或K端电平)的触发器。上一页下一页返回5.5触发器5.5.4T触发器1.电路结构结构特点:把JK触发器的J端和K端相接作为控制端，称为T端。如图5-34所示。2.逻辑功能(1)逻辑功能:当J=K=0时，触发脉冲不起作用;当J=K=1时，每来一次触发脉冲，触发器翻转一次(2)真值表。T触发器真值表见表5-15(3)用途:计数上一页下一页返回5.5触发器5.5.5D触发器1.电路结构在JK触发器的K端串接一个非门，再接到J端，引出一个控制端D，就组成D触发器，如图5-35所示

2.逻辑功能

(1)逻辑功能

D触发器是JK触发器在J=K条件下的特殊情况电路在时钟脉冲作用后，触发器状态与D端状态相同，即Qn+1=D(2)真值表。D触发器真值表见表5-163.D触发器的波形图

D触发器的波形图如图5-36所示。上一页下一页返回5.5触发器5.5.6触发器简单应用实例如图5-37所示，用一片CT74LS175四D触发器可构成四人智力竞赛抢答电路。抢答前，各触发器清零，四只发光二极管均不亮。抢答开始后，假设S1先按通，则1D先为1，当CP脉冲上升沿出现时，点亮LED1;其他按钮随后按下，相应的发光二极管不会亮。若要再次进行抢答，只要清零即可。上一页返回5.6时序逻辑电路

时序逻辑电路的特点是:电路任一时刻的输出状态不仅决定于该时刻各输入状态的组合，而且还与电路的原先状态有关，即与以前的输入有关。时序逻辑电路在电路结构上一般包含组合电路和存储电路两部分，而存储电路是必不可少的，它的作用是存储以前输入信号引发的状态变化，存储电路输出的状态必须反馈到输入端，与输入信号一起决定时序逻辑电路的输出。5.6.1寄存器寄存器由触发器和具备控制作用的门电路组成，其功能是存储数码或信息。一个触发器能存放一位二进制数码，几个触发器可存放几位数码;寄存器在门电路控制下，按照寄存指令存储输入的数码或信息。下一页返回5.6时序逻辑电路1.并行偷入、并行偷出寄存器四位数码寄存器如图5-38所示。四个D触发器的时钟输入端连在一起，受时钟脉冲的同步控制;D0一D3是寄存器并行的数据输入端，输入四位二进制数;Q一Q3是寄存器并行的输出端，并行输出四位二进制数码工作原理:

根据D触发器的功能，当CP上升沿出现时，Q0Q1Q2Q3=DOD1D2D3，二进制数存入寄存器中。根据D触发器的功能，当n位二进制数同时输入到寄存器的输入端时，在输出端同时得到n位二进制输出数据，因此称为并行输入、并行输出寄存器。上一页下一页返回5.6时序逻辑电路2.移位寄存器在实际应用中，经常要求寄存器中数码能逐位向左或向右移动。

1)右移寄存器右移寄存器电路如图5-39所示。各触发器的输出端口与右邻触发器D端相连，各CP脉冲输入端并联，各清零端CR并联

2)左移寄存器左移寄存器电路如图5-40所示。各触发器的输出端Q与左邻触发器D端相连;各CP脉冲输入端并联;各清零端CR并联。四位左移寄存器的状态参见表5-17。上一页下一页返回5.6时序逻辑电路5.6.2计数器在数字系统中，经常需要对脉冲的个数进行计数，能实现计数功能的电路称为计数器计数器内部的基本单元是触发器。计数器的类型较多，它们都是由具有记忆功能的触发器作为基本计数单元，各触发器的连接方式不一样，就构成了各种不同类型的计数器。计数器按步长分，有二进制、十进制和N进制计数器;按计数增减趋势分，有加计数器、减计数器和可加可减的可逆计数器，一般所说的计数器均指加计数器;按触发器的CP脉冲分，有同步和异步计数器;按内部器件分，有TTL和CMOS计数器等。上一页下一页返回5.6时序逻辑电路1.二进制计数器二进制计数器是各种类型计数器的基础。这里只介绍由，,JK触发器构成的异步二进制加法计数器和集成二进制计数器74LS161

异步二进制加法计数器(图5-41)由四个下降沿触发的，JK触发器组成，低位触发器的Q端接至高位触发器CP端，各触发器的CP端信号不一致，为异步计数器工作过程:

图中四个，JK触发器的J,K端均悬空J=K=1,JK触发器处于翻转的逻辑状态。每个触发器的CP端来一个下降沿，就会促使触发器翻转。第一个CP脉冲触发器FFo翻转(0->1)，再来一个CP脉冲.上一页下一页返回5.6时序逻辑电路FF的状态就再次翻转(1->0)，此时给FF!的CP端提供了一个下降沿，使FF翻转，依此类推。工作波形图和状态转换图如图5-42和图5-43所示从状态转换图可以看出，Q3Q2Q1Q0的状态从0000开始，每加人一个CP脉冲，就按递增的规律变化，经过16个脉冲后回到起始状态，计数器为异步四位二进制加法计数器。

74LS161是具有异步清零功能的可预置数的同步四位二进制计数器。它的引线图、逻辑符号和功能简图如图5-44(a)(b)(c)所示。其内部可看成是由四个上升沿触发的,JK触发器和若干个逻辑门构成的。上一页下一页返回5.6时序逻辑电路图中CR为低电平有效的异步清零端，LD为低电平有效的同步并行置数控制端，CT和CT为计数控制端，CP为计数时钟脉冲输入端，D0一D3为并行数据输入端，Q0-Q3为四个触发器的状态输出端，C0为进位输出端。功能表见表5-18。

2.N进制计数器在实际应用中常常需要各种进制的计数器。利用MSI计数器芯片的外部不同方式的连接或片间组合，可以很方便地构成N进制计数器。目前，定型产品的计数器大多为二进制(M=2n)和十进制(M=10)计数器，要构成N进制的计数器，通常有小容量法(N<M)和大容量法(N>M)两种。上一页下一页返回5.6时序逻辑电路小容量法又分为复位法和置位法，它们是分别利用芯片的清零端和置数端来控制计数容量的;大容量法即级联法，又分为同步法和异步法，它们则是通过多片MSI计数器串接来实现扩充容量的。本章只介绍小容量法中的复位法。复位法又叫反馈归零法，它是利用集成计数器清零端的复位作用来改变计数周期的一种方法。这是一种经常使用的将模M计数器修改为模N计数器的方法。复位法的基本原理是:假定原有为M进制的计数器，为了获得任意进制N(2<N<M)，从全零初始状态开始计数，当在第N个脉冲作用条件下时，将第N个状态5、中所有输出状态为1的触发器的输出端通过一个与非门译码后，立即产生一个反馈脉冲来控制其直接复位端，迫使计数器清零(复位)，即强制回到“0”状态。上一页下一页返回5.6时序逻辑电路这样就使得M进制计数器在顺序计数过程中跨越了M-N个状态，获得了有效状态为0一(N一1)的N进制计数器复位法的基本步骤是:(1)按照原有M进制计数器的码制写出模N的二值代码Sn(2)求出反馈复位逻辑RD的表达式。RD,等于N状态时为1的各个触发器U的连乘积的非。

(3)把RD反馈至集成计数器的异步清零端CR，画出N进制计数器的接线逻辑图。若集成计数器的异步清零端CR是高电平有效，则应求RD逻辑式这种方法的特点是:简单方便，但在Sn时有过渡状态，复位信号存在的时间短。上一页返回5.7脉冲波形的产生、整形及分配电路5.7.1周期性电信号的产生能产生周期性电信号的电路叫做振荡器。如产生正弦波的电路叫做正弦波振荡器(正弦波发生器)，类似的还有三角波振荡器、锯齿波振荡器、矩形波振荡器(或称方波振荡器、多谐振荡器)。各类振荡器的共同特点是在没有外来信号的条件下，电路能输出一定频率、一定幅度和特定波形的电信号。如果电路在没有外来信号时能产生周期性电信号，则称电路中产生了自激振荡。振荡器要能持续地输出周期性电信号，就要维持这种自激振荡。振荡器一般由放大电路、正反馈电路组成。下一页返回5.7脉冲波形的产生、整形及分配电路要维持自激振荡，振荡器中的放大电路要能对特定的电信号进行放大，正反馈电路是把被放大的信号再以同相的方式送到放大器的输入端。本章只介绍两种常用的多谐振荡器。5.7.2石英晶体多谐振荡器图5-46是石英晶体多谐振荡器的电路图，电路由石英晶体、两个与非门、两个电阻R1，R2和两个电容C1，C2组成。5.7.3555时基电路组成的多谐振荡器

555时基电路是一种有八个引脚的集成电路，其早期应用，通常是作为定时器，所以把它称为555定时器或555时基电路。上一页下一页返回5.7脉冲波形的产生、整形及分配电路由于555集成电路使用灵活方便，价格低廉，再加上不断地应用开发，现已广泛应用于各种电子设备中，用以调光、调温、调压、调速等多方面的控制。

555多谐振荡器如图5-47(a)所示，图5-47(b)为工作波形。假定零时刻电容初始电压。上一页返回5.8应用实例—数字电子钟5.8.1明确系统用途数字电子钟是一种用数字显示秒、分、时、日的计时装置，与传统机械钟相比，它具有走时准确、显示直观、无机械传动装置等优点，因而得到了广泛的应用:小到人们日常生活中的电子手表，大到车站、码头、机场等公共场所的大型数显电子钟。一台能显示日、时、分、秒的数字电子钟，应有如下功能:(1)显示秒、分、时、周;(2)能分别对秒、分、时、日进行手动脉冲输入调整或连续脉冲输入校正;(3}整点报时:整点前鸣叫五次低音(500Hz),整点时再鸣叫一次高音(1000Hz);下一页返回5.8应用实例—数字电子钟

数字电子钟的电路组成框图如图5-48所示，由图5-48可见，数字电子钟主要由以下几部分组成:(1)石英晶体振荡器和分频器组成的秒脉冲发生器;(2)校时电路;(3)六十进制秒、分计数器及二十四进制(或十二进制)计时计数器;(4)秒、分、时的译码、显示电路5.8.2查清组件功能

(1)秒脉冲发生器CD4060是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的秒脉冲。如晶振为32768Hz，通过14级二分频后可获得2Hz的脉冲输出，电路图如图5-49所示。上一页下一页返回5.8应用实例—数字电子钟(2)计数器用74LS161构成，译码器用74LS248，同时配LC5011一11共阴极数码管构成显示电路，触发器用74LS745.8.3划分功能模块数字电子钟逻辑电路参考图如图5-50所示。将数字电子钟逻辑电路按电路功能划分成七个部分(图5-50中用虚线框出)，各部分功能如下:(1)译码显示电路:显示周、时、分、秒

(2)六十进制电路:计分、秒

(3)二十四进制电路:计时

(4)七进制电路:计周上一页下一页返回5.8应用实例—数字电子钟(5)报时电路:正点报时

(6)秒信号发生器:产生标准秒信号

(7)校正电路:单次或连续校正周、时、分5.8.4逐块分析原理

1.计数译码显示秒、分、时分别为六十、六十、二十四进制计数器。秒、分均为六十进制，即显示00-59，它们的个位为十进制，十位为六进制。时为二十四进制计数器，显示为00一23,个位仍为十进制，而十位为三进制，但当十进位计到2，而个位计到4时清零，就为二十四进制了。这一部分电路均使用中规模集成电路74LS161实现秒、分、时的计数，其中秒、分为六十进制，时为二十四进制。上一页下一页返回5.8应用实例—数字电子钟从图5-50中可发现，秒、分两组六十进制计数电路完全相同。当计数到59时，再来一个脉冲变成00，然后再重新开始计数。图中利用“异步清零”反馈到CR端，从而实现个位十进制，十位六进制的功能。时计数器为二十四进制，当开始计数时，个位按十进制计数，当计到23时，再来一个脉冲，回到“0"。所以，这里必须使个位既能完成十进制计数，又能在低位满足“23”这一数字后，时计数器清零。图中采用了十位的2和个位的4相“与非”后再清零译码显示比较简单，采用共阴极LED数码管LC5011一11和译码器74LS248。上一页下一页返回5.8应用实例—数字电子钟2.周计数译码显示周为七进制数，按人们一般的概念一周的显示为星期‘旧，1,2,3,4,5,6“，所以七进制计数器，根据译码显示器的状态表来进行，见表5-19。按5-19状态表不难设计出‘旧”计数器的电路(‘旧”用数字8代)。日计数器电路是由4个D触发器(一也可用，,JK触发器)组成的，其逻辑功能满足表5-1