《半导体存储器与可编程器件》-第4章 组合逻辑电路

*4.1.1组合电路的分析分析组合逻辑电路，主要是判断已有组合电路的逻辑功能；在实际的应用中，当电路发生故障时，对故障的诊断，也同样是组合电路分析的内容。通常是按电路先写出逻辑表达式，经适当变换或化简，列出相应真值表，由此便可说明该电路的逻辑功能。如有故障，则实测结果必然与真值表不符，由此可找出必要的测试码(输入)，以诊断故障的性质和位置。下面结合实例，熟悉分析过程和方法。*4.1.1组合电路的分析【例4-1】试分析图4-1(a)的电路，说明其逻辑功能，并画出相应的图形符号。【解】电路是由两片三—3输入与非门构成的，由图可写出电路输出表达式，并化简得(a)电路图(c)图形符(b)真值表图4-1例4-1的电路分析*4.1.1组合电路的分析【例4-2】试求图4-2(a)电路的输出函数F(V,W,X,Y,Z)。【解】图示电路是用四块4选lMUX构成的五变量组合电路，为清楚起见，现仅列出使中间输出A，B，C为1，也就是使输出F为1的最小项表，或部分真值表，如图4-2(b)所示。由此可写出(a)电路图4-2例4-2电路及分析(b)部分真值表(仅列出F为1的最小项)*4.1.2组合电路的设计

组合逻辑电路的设计步骤为：1．分析设计要求，列出真值表根据题意确定输入变量和输出函数及它们相互间的关系，然后将输入变量以自然二进制数顺序的各种取值组合排列，列出真值表。2．根据真值表写出输出逻辑函数表达式将真值表中输出为l所对应的各个最小项进行逻辑加后，便得到输出逻辑函数表达式。3．对输出逻辑函数进行化简通常用代数法或卡诺图法对逻辑函数进行化简。4．根据最简输出逻辑函数式画出逻辑图可根据最简与-或输出逻辑函数表达式画逻辑图，也可根据要求将输出逻辑函数变换为与非表达式、或非表达式、与或非表达式或其他表达式来画逻辑图。*4.1.2组合电路的设计

【例4-5】设计一个A、B、C三人表决电路。表决某个提案时，多数人同意，提案通过。同时A具有否决权。用与非门实现。【解】(1)分析设计要求，列出真值表设A、B、C三个人表决同意提案时用l表示，不同意时用0表示；F为表决结果，提案通过用l表示，不通过用0表示，同时还应考虑A具有否决权。由此可列出表4-1所示的真值表。表4-1例4-5真值表*4.1.2组合电路的设计

(2)将输出逻辑函数化简后，变换为与非表达式用图4-5所示的卡诺图进行化简，由此可得 将上式变换成与非表达式为图4-5例4-5的卡诺图图4-6例4-5的逻辑电路(3)根据输出逻辑函数画逻辑图根据表达式可画出图4-6所示的逻辑图。*4.1.2组合电路的设计

从以上对常用功能组合电路的介绍中，可以看出，从提出逻辑命题，到设汁出满意的电路，通常要经过好几步，首先是理解题意，明确要有哪几个输入及输出变量，并用恰当的文字或符号来命名，再列出真值表或功能表，写出逻辑表达式，并经必要的简化或优化，最终画出逻辑电路。这是一种传统的，以门电路为基本单元的设计方法，是电路设计的基本方法。*4.2.1加法器

一、半加器1．定义与真值表两个1位二进制数相加，叫做半加。能够实现半加的逻辑电路称为半加器。设两个1位二进制数为A、B，半加器本位和为S，向高位进位为C。根据二进制加法法则，得半加器真值表，见表4-3所示。表4-3半加器真值表*4.2.1加法器

2．逻辑表达式由真值表得半加器逻辑表达式为3．根据表达式画逻辑图用异或门和与门实现半加器。半加器电路图如图4-9(a)所示,逻辑符号如图5-64(b)所示。（a）电路图（b）逻辑符号图4-9半加器*4.2.1加法器

二、全加器1．定义与真值表所谓全加运算，是指两个多位二进制数相加时，第i位的被加数Ai和加数Bi及来自相邻低位的进位数Ci-1三者相加，其结果得到本位和数Si及向相邻高位的进位数Ci。能够实现全加运算的电路称为全加器。根据全加运算的含义和二进制运算法则，可得全加器真值表，如表4-4所示。表4-4全加器真值表*4.2.1加法器

2．逻辑表达式由真值表可写出全加器的逻辑表达式为图4-10全加器3．由表达式画逻辑图根据表达式（4-1），可以及画出全加器逻辑图如图4-10（a）所示，图（b）为逻辑符号。（a）逻辑图（b）逻辑符号化简后得全加器的逻辑表达式*4.2.2编码器

一、二进制编码器二进制编码器是由n位二进制数表示2n个信号的编码电路。图4-11二进制编码器框图下面以一个8线－3线编码器为例子，说明编码器的电路结构和工作原理。8线-3线编码器有8个输入端和3个输出端。图4-11是它的框图。1．分析要求，确定输出二进制位数输入用I0，I1，…，I7表示十进制0～7八个数。即由于23＝8，8个信号可用一组三位二进制数来表示，所以编码器的输出是一组三位二进制代码，用Y2、Y1、Y0表示。图4-11二进制编码器框图*4.2.2编码器

2．列真值表因为在任一时刻，编码器只能对一个输入信号进行编码，即输入的I0，I1，…，I7这8个输入变量中，其中任一个为1时，其它7个均应为0。由此可得真值表，如表4-5示。表4-5*4.2.2编码器

3．写表达式由真值表可写出如下表达式图4-12三位二进制编码器用与非-与非表达式表示为：

4．画逻辑图根据与非－与非表达式画逻辑图，如图4-12所示。*4.2.2编码器

二、二－十进制数编码器将十进制数0～9编成二进制代码的电路，称为二－十进制编码器。要对十个信号进行编码，至少需要4位二进制代码。因为24>10，所以二－十进制编器有十个输入和4个输出。

1．分析要求确定输入二进制位数，用I0～I9表示十进制数。输出为4位二进制代码用Y3～Y0表示。2．列真值表见表4-6所示。表4-68421BCD码编码器真值表*4.2.2编码器

图4-13二十进制编码器3．写表达式由真值表可写出下列表达式：

4．画逻辑图根据上式画逻辑图，见图4-13所示。*2．二变量译码器（1）设二变量输入为A、B，输入变量的最小项组合为、、、。输出有四条线～，设控制端为E，当E＝0时，译码器工作，否则，译码器禁止。（2）列真值表，见表4-7所示（设输出低电平有效）。4.2.3译码器

一、二进制译码器1．工作原理二进制译码器的输入变量为n个，每一组输入组合为一个n位二进制代码，它们会使2n个输出中所对应的一个分别产生有效电平(设计时可确定输出高电平有效，也可以确定输出低电平有效)，所以这种译码器可称为n线－2n线译码器。它的工作情况，相当于根据号码寻找有效的输出端，因此输入端可称为“地址”。

表4-7二变量译码器真值表*2．二变量译码器（1）设二变量输入为A、B，输入变量的最小项组合为、、、。输出有四条线～，设控制端为E，当E＝0时，译码器工作，否则，译码器禁止。（2）列真值表，见表4-7所示（设输出低电平有效）。4.2.3译码器

一、二进制译码器1．工作原理二进制译码器的输入变量为n个，每一组输入组合为一个n位二进制代码，它们会使2n个输出中所对应的一个分别产生有效电平(设计时可确定输出高电平有效，也可以确定输出低电平有效)，所以这种译码器可称为n线－2n线译码器。它的工作情况，相当于根据号码寻找有效的输出端，因此输入端可称为“地址”。

表4-7二变量译码器真值表*2．二变量译码器（1）设二变量输入为A、B，输入变量的最小项组合为、、、。输出有四条线～，设控制端为E，当E＝0时，译码器工作，否则，译码器禁止。（2）列真值表，见表4-7所示（设输出低电平有效）。4.2.3译码器

一、二进制译码器1．工作原理二进制译码器的输入变量为n个，每一组输入组合为一个n位二进制代码，它们会使2n个输出中所对应的一个分别产生有效电平(设计时可确定输出高电平有效，也可以确定输出低电平有效)，所以这种译码器可称为n线－2n线译码器。它的工作情况，相当于根据号码寻找有效的输出端，因此输入端可称为“地址”。

表4-7二变量译码器真值表*4.2.3译码器

（3）写表达式

＝

图4-16二变量译码器（4）画逻辑图，见图4-16所示。*4.2.3译码器

3．三变量译码器现以中规模集成片74LS138为例说明三变量译码器的工作原理、特点、功能及应用。74LS138逻辑图见图4-17（a）所示，逻辑符号如图（b）所示。真值表见表4-8所示。由逻辑图和真值表可知，74LS138是一个三位二进制译码器，A2～A0是三个输入端，*4.2.3译码器

4．应用①扩展译码器输入端【例4-6】试用两片74LS138组成4线－16线译码器。将输入的4位二进制代码A3A2A1A0译成16个独立的低电平信号。②作逻辑函数发生器【例4-7】试用一片74LS138译码器实现函数Y＝AB＋AC。*4.2.3译码器

二、显示译码器1．数字显示器件数字显示器件按发光物质的不同可分为四类:第一类:气体放电显示器，如辉光数码管、等离子体显示板等；第二类:荧光数字显示器，如荧光数码管、场致发光数字板等；图4-21LED数码管(a)未加电场时（b）加电场以后（c）符号图4-23液晶显示器的结构和符号第三类:半导体显示器，亦称为发光二极管(LED)显示器；第四类:液体数字显示器，如液晶显示器、电泳显示器等*4.2.4数据选择器和分配器

一、数据选择器数据选择器（MUX）是一种能从多路平行输人数据中，选择l路作为输出信号的电路，它是又一类重要的组合功能块，其选择原理及具体电路可由图4-29来说明。由图(a)可见，4路输人数据d3、d2、d1及d0中，选择哪一路作为输出F，完全由上方的2-4线译码器来决定，在这里，译码器输入的2位二进码A1A0，又称为地址码，当使能输入ST＝0时，输出d3～d0，便为(1/4)码，它控制下方开关中某一路接通。这种控制，即选择关系可由图(b