CN114041774B 一种基于并行处理的同时多频生物电阻抗测量系统及方法 （南京麦澜德医疗科技股份有限公司）

司KR20100021964A,2010.CN214073290U,2021.08.31一种基于并行处理的同时多频生物电阻抗本发明公开了一种基于并行处理的同时多2所述数模转换DAC模块包括多路DAC芯片，多路DAC芯片采用同一时钟频率产生相位可所述加法运算电路模块采用运放组成的加法电路，将每路模拟信号波形所述仪表运算放大电路模块主要由三路仪表运算放大器组成，三路仪表所述单端转差分电路模块包括三路单端转差分放大器，用以将三路单所述多路高速ADC模块用以将三路差分模拟信号转为三路数字信号，并将三路数字信号并行发送给FPGA处理及外围电路模块对采集的三路数字FPGA处理模块同步并行产生多路DDS并同步并行处理三时钟信号进行时序控制；所述FIFO读写与DDR控制模块对接收的三路数字信号进行缓存并所述数字信号处理模块对三路ADC数据采用流水线的处理方式进行并行处理，对采集3频率fi下电阻抗值为Zfi，被测区域M两端的差分信号经仪表运算放大电路模块和单端转差10.一种根据权利要求1至9中任一项同时多频生物电阻抗测量系统的电流损耗检测方4设在频率fi下的容许电流偏差值为TIfi；上位机交互模块预设输出在频率fi下的电流5[0002]多频生物电阻抗测量技术通过激励电极向生物组织注入不同频率的微弱电流信[0003]随着理论和技术的发展，多频生物电阻抗测量技术得到快速的发展和广泛的应[0005]本发明还提供一种根据上述同时多频生物电阻抗测量系[0008]所述数模转换DAC模块包括多路DAC芯片，多路DAC芯片采用同一时钟频率产生相6[0012]所述多路高速ADC模块用以将三路差分模拟信号转为三路数字信号，并将三路数字信号并行发送给FPGA处理及外围电路模块对采集的三路[0014]所述FPGA处理模块包括时钟分频模块、通信模块、并行DDS模块、ADC控制模块、据通过时钟信号进行时序控制；所述FIFO读写与DDR控制模块对接收的三路数字信号进行[0016]本发明提供的根据上述基于并行处理的同时多频生物电阻抗测量系统的电流损[0018]设在频率fi下的容许电流偏差值为TIfi；上位机交互模块预设输出在频率fi下的电流为I设fi，将流经采样电阻RS2的电流IRS2f[0019]设在频率fi下容许流经RS1到RS2之间的电流减损值为T损fi，T损fi[0025]结合图1，本实施方式提供一种基于并行处理的同时多频生物电阻抗测量系统主7[0027]所述FPGA处理及外围电路模块主要包括FPGA处理模块和FPGA外部的DDR存储电钟频率可以根据此进行分频或倍频。所述FPGA外部的DDR存储电路用于缓存大量的高速数[0032]所述并行DDS模块主要产生多路并行的波形信号，该波形信号可以为正弦波、方8[0034]所述FIFO读写与DDR控制模块主要对接收的多路并行ADC数据进行缓存并存储到[0035]结合图1和图2，所述数字信号处理模块主要对三路ADC数据采用流水线的处理方式进行并行处理，对采集的采样电阻RS1两相位为RS2_θfi。S2S1[0042]所述单端转差分电路模块主要由三路单端转差分放大器组成，也是三路差分ADC[0043]所述多路高速ADC模块可以将三路差分模拟信号转为数字信号，并将三路数字信9采样电阻RS2的电流为IRS2，在长线缆L1上损耗的电流为I损1，在长线缆L2上损耗的电流为差分信号经仪表运算放大电路模块和单端转差分电路模块等总共放大倍数为K，设采样电[0067]设在频率fi下的容许电流偏差值为TIfi，TIfi可以在上位机交互模块设置或者在[0069]本实施例中的同时多频生物电阻抗测量系统提供了同时多频生物电阻抗检测手[0070]