《数字电子技术》-第4章组合逻辑电路

4.1组合逻辑电路的分析方法和设计方法4.1.1组合逻辑电路的分析方法组合逻辑电路分析的主要任务是根据其逻辑电路图确定逻辑功能，分析电路是已知的。一般可按照下列步骤进行分析。①写表达式。根据已知电路，由输入到输出逐级写出各级门电路的表达式，最后求出电路输出对输入的函数关系式。下一页返回4.1组合逻辑电路的分析方法和设计方法②化简表达式。在需要时，将函数表达式化简成最简与或表达式。③列真值表。在需要时，对输入变量按自然二进制顺序取值，代入逻辑函数表达式中进行计算，输出和输入一一对应列出真值表。④确定功能。根据真值表和逻辑表达式对逻辑电路进行分析，主要是分析输出对输入的逻辑关系，最后总结电路的逻辑功能，并可附加简单的说明。下面举例说明组合逻辑电路的分析方法。下一页返回上一页4.1组合逻辑电路的分析方法和设计方法例4-1试分析如图4-1所示逻辑电路的逻辑功能。解:①根据给出的逻辑图，由输入向输出，逐级推导出输出端的逻辑函数表达式并化简。②根据表达式，列出真值表，如表4-1所示。③由真值表可以看出，在3个输入变量中，只要有2个或2个以上的输入变量为1，则输出函数F为1,否则为0，它表示了一种“少数服从多数”的逻辑关系。因此可以将该电路概括为:三变量多数表决电路。下一页返回上一页4.1组合逻辑电路的分析方法和设计方法4.1.2组合逻辑电路的设计方法组合逻辑电路设计的任务是根据给定的逻辑功能要求，设计出能实现其逻辑功能的逻辑电路图。当用逻辑门设计组合逻辑电路时，要求使用的芯片最少，连接线最少。实际上，组合逻辑电路的设计过程与分析过程是两个相反的工作。一般设计步骤如下。下一页返回上一页4.1组合逻辑电路的分析方法和设计方法①分析设计任务，确定输入变量、输出变量，找到输出与输入之间的因果关系，并进行逻辑赋值，从而列出满足逻辑要求的真值表。这是设计中最关键的一步，应予以足够重视。②由真值表写出逻辑表达式。③化简、变换逻辑表达式。为了用最少的门电路实现要求的逻辑功能，常将逻辑函数化简成最简与或表达式，在需要时，还要将表达式变换成设计所要求的门电路形式。④根据逻辑表达式画出逻辑电路图。下一页返回上一页4.1组合逻辑电路的分析方法和设计方法例4-2用与非门设计一个数值判断电路。输入为三位二进制数，当输入数据大于或等于5时，输出为1,否则输出为0。解:①根据题意列出真值表。首选确定输入、输出变量的个数。根据题意要求，用输入变量A,B,C表示三位二进制数，A为最高位;输出变量F表示比较结果。其真值表如表4-2所示下一页返回上一页4.1组合逻辑电路的分析方法和设计方法②根据真值表写出其最小项表达式。按设计要求对逻辑函数表达式进行化简，并变换成与非表达式形式。③根据简化的与非表达式画出如图4-2所示的。返回上一页4.2编码器4.2.1

二进制编码器用n位二进制代码对N=2n个输入信号进行编码的逻辑电路，叫做二进制编码器。例如n=3，可以对8个一般信号进行编码。这种编码器有一个特点:任何时刻只允许输入一个有效信号，不允许同时出现两个或两个以上的有效信号，否则输出的代码会发生混乱，因而其输入是一组有约束(互相排斥)的变量。现以三位二进制编码器为例，分析编码器的工作原理。下一页返回4.2编码器如图4-3所示是三位二进制编码器的框图，它的8个高电平输入信号是I0,I1,...,I7输出是三位二进制代码F2,F1,F0。为此，又把它叫做8线-3线编码器。输出与输入的对应关系如表4-3所示。由于某一时刻编码器只能对一个输入信号进行编码，在输入端不允许出现两个或两个以上信号同时为1的情况，即输入信号是互相排斥的。用三位二进制代码表示8个输入信号的方案很多，如果选用I0=000,I1=001,I2=010,I3=011,I4=100,I5=101,I6=110,L7=111，则可列出如表4-3所示的编码表。下一页返回上一页4.2编码器由表3-3可得出编码器的输出函数表达式为因为任何时刻I0,I1,...,I7当中仅有一个取值为1，所以利用这个约束条件可将上式化简得根据输出函数表达式，画逻辑图如图4-4所示。下一页返回上一页4.2编码器4.2.2二—十进制(BCD)编码器将0~9十个十进制数转换成二进制代码的逻辑电路叫做二一十进制编码器。它的输入是代表。0~9这10个数符的状态信号，有效信号为1(即某信号为1时，则表示要对它进行编码)，输出是相应的二进制代码即BCD码。它和二进制编码器特点一样，任何时刻只允许输入一个有效信号。现以最常用的8421BCD编码器为例，说明其原理。下一页返回上一页4.2编码器因输入变量相互排斥，可直接列出简化编码表如表4-4所示。将表中各位输出码为1的相应输入变量相加，便可得出编码器的各输出表达式8421BCD编码器逻辑图如图4-5所示。其中Y0是隐含的。下一页返回上一页4.2编码器4.2.3优先编码器优先编码器常用于计算机的优先中断系统和键盘编码系统中。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只对其中优先级别最高的有效输入信号进行编码，对级别较低的输入信号不予理睬。控制对象的优先级别由设计者根据实际情况自行规定。常用的优先编码器有8线-3线(如74LS148),10线-4线(如74LS147)。下面以74LS148为例来介绍优先编码器的逻辑功能。74LS148二进制优先编码器的逻辑符号如图4-6所示，功能如表4-5所示。下一页返回上一页4.2编码器根据图4-6，结合功能表可以看出各引出端功能如下。为状态信号输入端，低电平有效，的优先级别最高，的级别最低。为代码输出端，为最高位，注意输出是以反码形式而不是以原码形式进行编码的。为使能(允许)输入端，低电平有效;当时，表示电路禁止编码，即无论中有无有效信号，输出均为1，并且。当时，表示电路允许编码，如果中有低电平(有效信号)输入，则输出是申请编码中级别最高的编码输出(注意是反码)，且;如果中无有效信号输入，则输出均为高电平，并且。下一页返回上一页4.2编码器EO为使能输出端,为优先标志输出端，这两个输出端主要用于级联和打展。只有当数据输入端出现“0”时，EO为“1”,为“0”，表明编码器对输入数据在进行优先编码。可以从另一个角度理解EO和的作用。当时,表示该电路允许编码，但无码可编;当时，表示该电路允许编码，并且正在编码;当时，表示该电路禁止编码，即无法编码。下一页返回上一页4.2编码器实训1编码器一、实训目的①掌握编码器的原理、功能和特点。②熟悉集成编码器的逻辑功能和使用方法。二、实训器件74LS148两片，电平显示器伴发光二极管),“0”、“1”信号开关，100电阻2个。下一页返回上一页4.2编码器三、实训内容①根据实训接线图(见图4-7)接好电路，依次在各输入端输入有效电平，观察并记录输入与输出的对应关系，并与74LS148的功能表相比较。②用两片74LS148级联，配合适当的门电路，构成16线输入4线输出的优先编码器，画出接线图。返回上一页4.3译码器译码是编码的逆过程，即将输入的每一组二进制代码按编码时的原意“翻译”成为一个特定的输出信号。实现译码功能的逻辑电路称为译码器。译码器分为变量译码器和显示译码器。变量译码器有二进制译码器和非二进制译码器，多用于计算机中的变量译码、地址译码及代码变换等。显示译码器按显示材料分为荧光、发光二极管译码器、液晶显示译码器;按显示内容分为文字、数字、符号译码器，多用于数字系统中显示数字、文字和符号等。下一页返回4.3译码器4.3.1二进制译码器我们知道n位二进制代码共有2n种组合状态，假设译码器有n个输入信号和N个输出信号，如果N=2n，就称为二进制译码器，又称全译码器。例如，二进制译码器输入为3位二进制代码，则有23=8个输出端，所以，该译码器又称为3线-8线译码器，其余类推。如果N<2，就称为非二进制译码器，又称部分译码器，如二一十进制译码器(也称作4线-10线译码器)等。下一页返回上一页4.3译码器1.二进制译码器的原理下面以2线-4线译码器为例来说明译码器的工作原理和电路结构。如表4-6所示为其功能表，A,B是变量输入端，A为高位，Y0-Y3是译码器的输出端对应于A,B的某种状态组合，其中只有一个输出信号为0，其余各输出均为1。例如，AB=00时，输出Y0为0,Y1~Y3均为1由此可见，译码器是通过输出端的逻辑电平来识别不同的输入代码的。EI为输入使能端。由功能表可知，当EI=1时，无论A,B为何种状态，输出均为1，译码器处于非工作状态。只有当EI=0时，输出端才得到有效信号。下一页返回上一页4.3译码器由表4-6可写出各输出端的函数表达式如下:由Y0~Y3的表达式，画出2线-4线译码器的逻辑电路如图4-8所示。下一页返回上一页4.3译码器2.二进制集成译码器常用的二进制集成译码器为74LS138，它是一个3线-8线二进制译码器，如图4-9所示为74LS138的逻辑符号图、管脚图，A2,A1,A0是3个二进制代码输入端，为8个译码输出端，低电平有效，另外还有3个使能控制端，作为扩展或级联时使用。其逻辑功能表如表4-7所示。下一页返回上一页4.3译码器由功能表可写出函数表达式，即读者可以根据函数表达式自行画出74LS138的逻辑图。下一页返回上一页4.3译码器4.3.2二—十进制译码器把BCD码翻译成10个十进制数字信号的电路，称为二一十进制译码器。二一十进制译码器的输入是十进制数的4位二进制BCD码，分别用A3,A2,A1,A0表示;输出的是与10个十进制数字相应的10个信号，用表示。由于二一十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器它的原理与4线-16线译码器类同，只不过它取0000-1111共16种取值组合中的10种组合对应10个输出，有6种组合为无效输入状态，称为伪码。下一页返回上一页4.3译码器

伪码输入时，10个输出端均处于无效状态。进行函数表达式化简时伪码可作为随意项(无关项)处理，使输出函数及相应的逻辑电路得到简化，但输入信号必须遵守约束条件，即不能输入这6种伪码，否则就会出现错误的输出。

74LS42是常用的二—十进制译码器，它的功能是将8421BCD码译成10个对象，其逻辑符号和管脚图如图4-10所示，表4-8是它的逻辑功能表。下一页返回上一页4.3译码器表中左边是输入的8421BCD码，右边是译码输出，输出端为低电平有效。其中1010-1111共6种状态没有使用，是无效状态，在正常工作状态下不会出现，当输入端出现6个伪码时，输出全为高电平，此处对BCD码采用了完全译码方案，即输出函数没有利用随意项化简。这样做的好处是，输入端代码出现无效状态时，译码器不予响应，各个输入信号之间没有约束。74LS42没有使能控制端，可用A3作控制端，此时A2~A0作输入端，作输出端，不用，当做3线-8线译码器使用。由功能表同样可以写出74LS42表达式，画出逻辑电路图，此处略去。下一页返回上一页4.3译码器4.3.3显示译码器在各种数字系统中经常需要将数字、文字和符号直观地显示出来，供人们直接读取结果，或用以监视数字系统的工作情况。因此，显示电路是许多数字设备中必不可少的部分。实际工作中，显示电路通常由译码器、驱动器和显示器等部分组成。由于各种工作方式的显示器件一般都需要译码器，我们把用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器。下一页返回上一页4.3译码器1.数码显示器显示器件的种类很多，在数字电路中最常见的显示器是半导体显示器(又称为发光二极管显示器LED)和液晶显示器(LCD)。LED主要用于显示数字和字母，LCD可以显示数字、字母、文字和图形等。半导体显示器俗称数码管，应用最普遍。半导体显示器的特点是:清晰悦目、工作电压低(1.5~3V)，以BS202为例，每段最大驱动电流约为10mA;体积小、寿命长(大于100KH)、响应速度快(1~100ns)、颜色丰富(有红、绿、黄等色)、工作可靠。下一页返回上一页4.3译码器如图4-12(a)所示为带小数点的7段数码管，是数字电路中使用最多的显示器，它的工作原理是将要显示的十进制数码分成7段，每段为一个条形发光二极管，利用不同的发光段组合来显示不同的数字，显示数字的字型如图4-11所示。半导体显示器有共阳极和共阴极两种接法。如图4-12(b)所示为发光二极管的共阴极接法。是各发光二极管的阴极相接，对应极接高电平时亮;如图4-12(c)为共阳极接法，是各发光二极管阳极相接，对应极接低电平时亮。使用时每个二极管要串联一个约100的限流电阻，使显示器工作在正常电流范围内，不会因为电流过大而缩短使用寿命。下一页返回上一页4.3译码器2.显示译码器驱动上述的7段LED显示器必须采用4线输入-7线输出的显示译码器现以驱动共阴极的7段发光二极管的二—十进制译码器74LS48芯片为例，具体说明显示译码器的工作原理。74LS48的逻辑符号和外引线图如图4-13所示，功能如表4-9所示。由表4-9可知:输入A3,A2,A1,A0是8421BCD码，输出Ya~Yg是驱动7段数码管相应显示段的信号，由于驱动共阴极数码管，故应为高电平有效，即高电平时显示段亮。74LS48增加了3个辅助控制端来增强其功能，这些辅助端的功能如下。下一页返回上一页4.3译码器①灯测试输入端：当时，若7段发光二极管均完好，则显示字形是“8”，所以该输入端常用于检查数码管能否正常发光。当时，译码器方可进行译码显示。②灭零输入端:用来动态灭零，当，且时，如果输入A3A2A1A0=0000，则输出为0，但这个“0”并不显示;如果，这个“0”就会显示出来。所以常用做多位数字显示时的高位灭零。下一页返回上一页4.3译码器③灭灯输入/动态灭零输出端:作为输入端时，如果，无论输入电平如何，所有7段全为0，数码管不显示数字，故字形灭灯;作为输出端时，根据其电路可得到:此式表明，只有当A3A2A1A0=0000，且时，才得，此低电平表示将译码器本应显示的0熄灭了。故该端是表示译码器动态灭零的状态输出信号。下一页返回上一页4.3译码器4.3.4译码器的应用1.用二进制译码器实现逻辑函数由于任一个逻辑函数都可以变换为最小项表达式，而当二进制译码器使能端有效时，其输出函数表达式是输入变量的全部最小项的输出，因此，用二进制译码器和门电路可以很方便地实现单输出和多输出逻辑函数(又称逻辑函数产生电路)，具体方法如下。下一页返回上一页4.3译码器①写出函数的标准与或表达式，并变换为与非-与非形式。②画出用二进制译码器和与非门实现这些函数的接线图。若选用具有使能端的二进制译码器来实现逻辑函数，则应在使能端接入使译码器正常工作的控制信号。下一页返回上一页4.3译码器可见，用3线-8线译码器再加上一个与非门就可实现函数F,其逻辑图如图4-14所示。下一页返回上一页4.3译码器2.译码器的扩展例4-4用两片74LS138组成一个4线-16线译码器解:由于74LS138只有3个地址输入端，为实现4位二进制译码，可以利用一个使能控制端，作为第4个地址输入端。这里利用译码器的使能端E1作为高位输入端，如图4-15所示。当A3=0时，由表4-7可知，低位片74LS138工作，高位片禁止工作，对输入A3,A2,A1,A0进行译码，还原出;当A3=1时，高位片74LS138工作，而低位片禁止工作，还原出。下一页返回上一页4.3译码器3.用显示译码器实现数字显示如图4-16所示为用BCD七段译码器驱动7段数码管的显示电路。在译码器的输入端D~A输入4位二进制BCD码，在数码管上显示对应的十进制数。下一页返回上一页4.3译码器实训2译码器一、实训目的①掌握变量译码器和显示译码器的原理、功能和特点。②熟悉常用集成译码器的逻辑功能和使用方法。二、实训器件74LS138一片，74LS48一片，共阴极数码管一个，“0”，“1”信号开关，电平显示器件。下一页返回上一页4.3译码器三、实训内容①按实训接线图(见图4-17)连好线路，测试74LS138的逻辑功能，观察输出电平的显示情况。②实训接线图4-18是用74LS48驱动BS201LED显示器的连线图，按图接好电路后，在K1~K4端分别输入0000~1001(十进制的0~9)，验证数码管的显示字符是否与输入相符。总结74LS48的逻辑功能。③在K1~K4端分别输入1000~1111，测试数码管显示数字④验证端的作用。返回上一页4.4数据选择器和数据分配器4.4.1数据选择器数据选择器是指按地址码的要求从多路输入信号(数据)中选择一路输出的逻辑电路，根据输入端的个数可分为四选一(如74LS153)、八选一(如74LS151)等。其功能相当于如图4-19所示的单刀多掷开关，“多路转换开关”因此而得名。对于一个四选一的数据选择器，需有2位地址码，共有22=4种不同的组合，每一种组合可选择对应的一路输入数据输出。对于一个八选一的数据选择器，则需3位地址码，其余类推。下一页返回4.4数据选择器和数据分配器1.四选一数据选择器如表4-10所示是四选一数据选择器的功能表。根据功能表可以看出，D0~D3为供选择的并行输入数据。A1

、A0是作为选择控制信号的地址码，根据A1A0的4种取值组合00,01,10,11,控制选择器从4路输入数据中选择1路输出。为选通端或使能端，低电平有效。当时，数据选择器不工作，输出为0;当时，选择器正常工作，允许数据通过。由表4-10可以写出四选一数据选择器的输出表达式:下一页返回上一页4.4数据选择器和数据分配器由逻辑表达式可画出四选一数据选择器的逻辑图，如图4-20所示。2.集成数据选择器74LS15174LS151是一种典型的集成八选一数据选择器，如图4-21所示是74LS151的引脚排列图。它有3个地址端A2A1A0。可选择D0~D7八路数据，具有两个输出端W和。其功能如表4-11所示。由功能表可得74LS151的输出表达式为下一页返回上一页4.4数据选择器和数据分配器3.数据选择器的扩展例4-5用两片74LS151连成一个十六选一的数据选择器。解:十六选一的数据选择器是有16个数据输入端，所以地址输入端应有4位A3A2A1A0，而74LS151的地址码只有3位，因此最高位A3的输入可以由两片74LS151的使能端接非门来实现，低三位地址输入端由两片74LS151的地址输入端相连而成，连接图如图4-22所示。①当A3=0时，片2的禁止工作，片1的使能，低位片工作，根据地址控制信号A3A2A1A0选择数据D0~D7输出。②当A3=1时，片1的禁止工作，片2的使能，高位片工作，根据地址控制信号A3A2A1A0选择数据D8~D15进行输出。下一页返回上一页4.4数据选择器和数据分配器4.数据选择器的应用利用数据选择器，当使能端“”有效时，将地址输入、数据输入代替逻辑函数中的变量可以实现逻辑函数。具体方法如下。①数据选择器输出逻辑表达式中包含逻辑函数中的最小项时，则相应的数据取1，即Di=1。②逻辑函数中没有的最小项，数据选择器中相应的最小项应去掉。为此，对应的数据取0,即Di=0。下一页返回上一页4.4数据选择器和数据分配器例4-6试用八选一数据选择器74LS151产生逻辑函数。解:把逻辑函数变换成最小项表达式:若将输入变量A,B,C分别送入数据选择器的地址控制端A2,A1A0，令选择器的，代入74LS151的输出函数表达式:下一页返回上一页4.4数据选择器和数据分配器可得到下式:对比F和W的表达式，若对W表达式取D2=D3=D4=D5=D6=1，D0=D1=D7=0，就得到F表达式画出该逻辑函数的逻辑图，如图4-23所示.下一页返回上一页4.4数据选择器和数据分配器4.4.2数据分配器数据分配器又称1路对多路模拟开关，是数据选择器的逆过程，即将数据源传来的一路数据分配到多路不同通道上的逻辑电路。其示意图如图4-24所示。数据分配器是根据地址选择信号的要求，将一路输入数据分配到指定的输出通道上去的，n个地址输入端可对应2n个数据输出端。数据分配器可用带使能端的译码器实现。如果将译码器的使能端作为数据输入端，二进制代码输入端作为地址码的输入端使用，则译码器便成为一个数据分配器。译码器的3个使能端可以选用其中任意一个作为数据输入端，使用时注意输出是输入的原码，还是反码。下一页返回上一页4.4数据选择器和数据分配器如图4-25所示是用74LS138译码器作为数据分配器的逻辑原理图，其中译码器的E1作为使能端,接低电平，数据D从端输入，A2~A0作为地址输入端，控制数据D分别从中的任意一路以原码形式输出。其功能如表4-12所示。下一页返回上一页4.4数据选择器和数据分配器实训3数据选择器一、实训目的①熟悉常用集成数据选择器的性能和使用方法。②学会应用数据选择器进行逻辑设计的方法。③学习用数据选择器和数据分配器构成数据传输系统的方法二、实训器件74LS138一片，74LS151一片，“0”，“1”信号开关，电平显示器件。下一页返回上一页4.4数据选择器和数据分配器三、实训内容①按实训接线图(见图4-26)连接好电路，以KA,KB,KC3个开关作为地址选择信号，开关K1~K8作为8路数据输入信号，在不同输入和不同地址码组合情况下，观察并记录逻辑电路输入与输出的对应关系。②用74LS151实现组合逻辑函数，并画出逻辑图。③用74LS138组成数据分配器，并与74LS151一起构成一个8路数据传输系统。按接线图(见图4-27)接好电路，完成测试。返回上一页4.5数值比较器4.5.1一位数值比较器一位数值比较器是多位比较器的基础。将两个一位二进制数进行比较，输入信号是两个要进行比较的一位二进制数，用A,B表示;输出是比较结果，有3种情况:A>B,A<B,A=B，现分别用F1,F2,F3表示。设A>B时，F1=1;A<B时，F2=1;A=B时，F3=1。由此可列出一位数值比较器的真值表，如表4-13所示根据此表可写出各输出的逻辑表达式为由以上逻辑表达式可画出一位数值比较器的逻辑图，如图4-28所示。下一页返回4.5数值比较器4.5.2多位数值比较器如图4-29所示是四位数值比较器的逻辑符号，该比较器有11个输入端，3个输出端，其中输入端A3~A0,B3~B0接两个待比较的四位二进制数;输出端FA<B、FA=B、FA>B是3个比较结果;CA<B、CA=B、CA>B是3个级联输入端。当打一大待比较的二进制数的位数时，可将低位比较器的输出端FA<B、FA=B、FA>B分别接到高位比较器的CA<B、CA=B、CA>B3个输入端。其功能如表4-14所示。下一页返回上一页4.5数值比较器从表4-14中可以看出，两个四位数A,B的比较，是先将A的最高位A3和B的最高位B:进行比较，如果A3>B3，则A>B，如果A3<B3，则A<B，不再比较其余各位，并将此作为A、B的比较结果;如果A3=B3，则再比较次高位A2和B2，依此类推。只有在高位相等时，才进行低位比较。显然，如果A=B，则比较步骤必须进行到最低位上才能得出结果。下一页返回上一页4.5数值比较器实训4数值比较器一、实训目的①掌握数值比较器的原理、功能和特点。②熟悉集成数值比较器的逻辑功能和使用方法。二、实训器件74LS04、74LS08、74LS32、74LS85各一片，发光二极管，“0”,“1”信号开关。下一页返回上一页4.5数值比较器三、实训内容①设计一个一位二进制比较器，可选用74LS04,74LS08,74LS32完成，输入数据用“0”,“1”信号开关接入，输出用发光二极管显示。画出接线图，记录实训结果。②四位数值比较器功能测试。74LS85是一种四位数值比较器，其逻辑图如图4-30所示。在其输入端加入2个四位二进制数，测其输出。返回上一页4.6加法器4.6.1半加器电路完成两个一位二进制数相加，而不考虑来自低位进位的逻辑电路称为半加器。设计一位二进制半加器，输入变量为两个一位二进制数，设为A和B;输出为和数S和进位C。列真值表如表4-15所示。由真值表写逻辑表达式为。画出逻辑图如图4-31所示，它是由异或门和与门组成的。下一页返回4.6加法器4.6.2全加器电路全加器是完成两个一位二进制数及低位的进位相加的逻辑电路加器，其中，Ai和Bi分别是被加数和加数，Ci-1为来自低位的进位，Si设计一个全为本位的和，Ci为本位向高位的进位。全加器的真值表如表4-16所示。下一页返回上一页4.6加法器由真值表写出逻辑表达式为如图4-32(a)所示是全加器的逻辑图，如图4-32(b)所示是全加器的逻辑符号。下一页返回上一页4.6加法器4.6.3多位加法器电路两个多位数相加时，每一位都是带进位相加的，因此要考虑进位，进位的方式有串行进位和并行进位(又称超前进位)两种。如图4-33所示是一个四位串行进位加法器，采用全加器并行相加串行进位的方式来完成。串行进位加法器的优点是电路简单、连接方便;缺点是高位的运算必须等到低位的进位产生才能进行，因此运算速度较慢。为了提高运算速度，可采用超前进位方式，即每一位的进位根据各位的输入同时预先形成，而与低位的进位无关。下一页返回上一页4.6加法器由前面分析已知全加器的输出表达式为若令可得下一页返回上一页4.6加法器进而可得各位进位输出的逻辑表达式为

由此可以看出，各位的进位信号Ci只与Gi,Pi和C-1，有关，而C-1=0，所以各位的进位只与该位的两个加数有关，它们可以并行产生。常用的集成电路74LS283就是根据超前进位原理构成的4位加法器如图4-34所示是74LS283的逻辑图和逻辑符号。下一页返回上一页4.6加法器实训5加法器一、实训目的①掌握半加器和全加器的工作原理及其应用。②熟悉集成加法器的性能和使用方法。二、实训器件74LS00二片，74LS283一片，74LS08一片，74LS86一片，“0”,“1”信号开关。下一页返回上一页4.6加法器三、实训内容①用与非门设计一个半加器，画出实训线路图，半测试实训结果。②按实训接线图(见图4-35)接好电路，完成全加器的功能测试。③对超前进位加法器74LS283进行功能测试。在其输入端加上两个四位二进制数，在输出端测其各和数。返回上一页4.7组合逻辑电路中的竞争与冒险现象4.7.1产生竞争冒险的原因在前面进行的组合逻辑电路的分析和设计中，都是假定电路工作在稳定状态，并且所有的门电路都具有理想的开关特性，理想的输入信号在整个传输过程中无任何延迟时间。实际上，任何门电路都存在延迟时间，所有的信号也都有上升时间和下降时间，另外信号经过传输线也需要时间。因此，在组合逻辑电路中，当输入信号通过不同数目的门电路时，经过不同长度导线的传输到达某个门电路输入端的时间会有先后，产生一定的时间差，这种现象称为竞争。由于输入端的竞争，使输出端产生了不应有的尖峰干扰脉冲，这种现象称为冒险。下一页返回4.7组合逻辑电路中的竞争与冒险现象下面分析如图4-36(a)所示的逻辑电路。输入信号A经非门G1取得反信号，考虑G1

门的延迟时间后，波形如图4-36(b)所示，与A信号相比延迟了一段时间，A和两路信号经过G2门相与后得到F信号波形，与理想情况相比，出现了不应有的F=1的尖峰脉冲，虽然时间很短，但会引起敏感的负载电路发生误动作，影响系统的正常运行。下一页返回上一页4.7组合逻辑电路中的竞争与冒险现象同理，通过分析图4-37(a)所示电路，可以得到如图4-37(b)所示的工作波形图，可知由于G2门出现了的情况，使输出端出现了F=0的尖峰脉冲干扰。综上所述，在组合逻辑电路中，当一个门电路同时输入两个同时向相反方向变化的互补信号时，则在输出端可能会产生不应该有的干扰窄脉冲，这是产生竞争冒险的根本原因。下一页返回上一页4.7组合逻辑电路中的竞争与冒险现象4.7.2冒险现象的识别在电路输入端只有一个变量改变状态的情况下，用代数法或卡诺图法可判断一个组合逻辑电路是否存在冒险。1.代数判别法写出组合逻辑电路的逻辑表达式，当某些逻辑变量取特定值(0或1)时，若表达式能转换为或的形式时，则该组合电路存在冒险现象。下一页返回上一页4.7组合逻辑电路中的竞争与冒险现象例4-7试判断如图4-38所示逻辑电路是否存在冒险。解:因为所以当变量A=B=1时，有，因此，图4-38所示的电路存在冒险。2.卡诺图判别法根据电路逻辑表达式，画出输出变量卡诺图，若卡诺图上的圈相切，且相切处又无其他圈包含，则存在冒险。下一页返回上一页4.7组合逻辑电路中的竞争与冒险现象例4-8设逻辑函数，试用卡诺图法判别该电路是否存在冒险。解：卡诺图如图4-39所示，因此存在冒险。下一页返回上一页4.7组合逻辑电路中的竞争与冒险现象在试验室中，通过示波器和逻辑分析仪来检查电路的竞争和冒险是常用的方法，并能对电路的设计和计算机仿真的结果进行验证。两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断，因此发现冒险现象最有效的方法是实验。利用示波器仔细观察在输入信号各种变化情况下的输出信号，发现毛刺(即尖峰脉冲)则分析原因并加以消除，这是经常采用的办法。下一页返回上一页4.7组合逻辑电路中的竞争与冒险现象4.7.3冒险现象的消除方法消除组合逻辑电路的冒险现象，主要有以下3种方法。1.在输出端接滤波电容，消除尖峰干扰脉冲的影响由于竞争产生的干扰脉冲一般很窄，所以在电路的输出端对地接一个电容值在100pF以下的小电容，就可以消除尖峰脉冲的影响，但这将使输出波形的上升沿和下降沿都变得比较缓慢，一般由实验确定合适的R,C参数。下一页返回上一页4.7组合逻辑电路中的竞争与冒险现象2.加选通脉冲，避免输出尖峰干扰脉冲因为冒险现象仅发生在输入信号变化转换的瞬间，在稳定状态是没有冒险信号的，所以，采用选通脉冲，在输入信号发生变化的瞬间，先将门封住，待电路进入稳态后，才启动选通脉冲将门打开，读取输出结果，就可以有效地避免输出尖峰干扰脉冲。3.增加冗余项，修改逻辑设计例4-8中，在其逻辑表达式中增加乘积项AB，使其变为，则在原来产生冒险条件A=B=1时，，不会产生冒险。这个函数增加了乘积项A,B后，已不是“最简式”，故这种乘积项称为“冗余项”。返回上一页4.8用Multism7分析组合逻辑电路1.用Multism7分析如图4-40所示的组合逻辑电路的功能步骤如下。①按图4-40连接电路，组合逻辑电路的输入端(A,B),输出端(F)分别接入逻辑转换仪的输入、输出端。②打开逻辑转换仪面板(双击逻辑转换仪)，在转换区单击“逻辑图、真值表”按钮，将分析结果输入到逻辑转换仪真值表区，如图4-41所示。下一页返回4.8用Multism7分析组合逻辑电路③在转换区单击“真值表、最简逻辑表达式”按钮，将分析结果输入到逻辑转换仪底部的表达式区，如图4-41所示，图中为A’B+AB’，对应逻辑表达式为。由真值表和最简逻辑表达式均可得出，该电路是具有“异或”功能的逻辑电路。下一页返回上一页4.8用Multism7分析组合逻辑电路2.用Multism7软件进行组合逻辑电路的辅助设计例如，用逻辑转换仪设计一个可供3人使用的裁判电路，即3人中有两人及两人以上就裁定成功时，发出成功信息(输出一个高或低电平)，否则发出失败信息。步骤如下。①打开逻辑转换仪面板，在真值表区单击A,B,C三个逻辑变量，建立三输入变量的真值表，根据逻辑控制要求在真值表区输出变量中填入相应逻辑值，如图4-42所示。下一页返回上一页4.8用Multism7分析组合逻辑电路②单击逻辑转换仪面板上的“真值表→最简逻辑表达式”按钮，求得简化的逻辑表达式，如图4-42中逻辑转换仪面板底部逻辑表达式栏内所示。③单击逻辑转换仪面板上的“表达式→逻辑电路”按钮，获得逻辑电路如图4-43所示。它是供给三人裁判的与或逻辑图。④单击逻辑转换仪面板上的“表达式→与非逻辑电路”按钮，获得逻辑电路如图4-44所示。它是供给三人裁判的与非逻辑图。下一页返回上一页4.8用Multism7分析组合逻辑电路3.用Multism7测试多路数据选择器的逻辑功能通过用Multism7软件中的虚拟仪器可对多路数据选择器的逻辑功能进行仿真测试。下面以八选一数据选择器74LS151为例。步骤如下。①从数字器件库中调出八选一数据选择器74151,选中数据选择器74151后，再单击“帮助”按钮(“？”)，弹出数据选择器74151的功能对话框如图4-45所示从中可知，C,B,A为通道地址码;为使能端，低电平有效，Y为数据输出端，W为反相数据输出端。下一页返回上一页4.8用Multism7分析组合逻辑电路②由仪器仪表库中调出字信号发生器和逻辑分析仪，将数据选择器的8个输入通道(D0~D7)分别与字信号发生器的8个输出端和逻辑分析仪的8个输入端相连。将数据选择器的数据输出端(Y)和反相数据输出端(W)分别连到逻辑分析仪的两个输入端。将通道地址输入端(C,B,A)分别通过3个开关[C],[B],[A]选择高、低电平，实现通道地址编码。测试电路连接如图4-46所示。下一页返回上一页4.8用Multism7分析组合逻辑电路③设置字信号发生器。打开字信号发生器面板，在字信号编辑区写人