CN114072915B 使用倾斜沉积和阴影壁的制造方法 （微软技术许可有限责任公司）

2021.08.13PCT/US2019/0182842019.02.15WO2020/167318EN2020.08.20基板上方形成电子电路装置的部分和阴影壁结上沉积导电层(5)。阴影壁结构被布置成在沉积于将阴影投射到间隙中的阴影壁结构的相应部2在形成所述部分和所述阴影壁之后，通过至少在与所述基板的其中所述阴影壁结构包括一个或多个间隙，每中的所述阴影壁结构的相应的部分的阴影长度，以防止所述导电材料形成在所述间隙中，其中所述电隔离区域被布置成形成导电元件，以用于向所述电子电路装置施加信号部导线，连接在所述有源部件中的两个或更多个所述有源部件之间；和/或一个或多个栅被制造的设备包括拓扑量子计算设备，所述拓扑量子计算设备包括半导体-超导体纳3所述凹槽中的至少一个凹槽不包括用于形成到半导体部件中的任一个半导体部件的所述在所述基板上方沉积所述上部导电层是通过在多个沉积方向中的每个沉积方向所述间隙短于投射所有多个所述阴影的所述壁结构的所述相应的部分的所述阴影长在所述基板的一个或多个侧面上，形成与所述基板垂直的括一个或多个孔，所述一个或多个孔与所述基板的所述平面中的一个或多个区域相对应，并且在沉积方向或多个沉积方向上，以每个所述沉积方向的角将内部磁场或外部磁场施加到所述纳米线中的一根或多根纳米线，件中的一个导电元件施加的静电电势对所述纳形成垂直于所述基板的垂直模板，所述垂直模板包括一个或多个孔4沿着成所述角的所述方向通过所述一个或多个孔沉积材料，从5影区域。所公开的技术具有在包括半导体-超导体纳米线的量子计算设备的制造中的示例味着该非阿贝尔任意子不是粒子本身，而是电子液体中的一种激发，该非阿贝尔任意子的纳米线中靠近半导体-超导体界面形成，该纳米线由一段超导体包覆的半导体形成。当MZM场，并将纳米线冷却到能诱导超导材料超导行为的温度。还可以涉及通过施加静电电位的变化来选通纳米线的一部分。[0003]通过形成这种纳米线的网络，并在该网络的部分中诱导MZM，可以产生量子比特6隙短于阴影长度的事实意味着金属没有沉积在包围间隙的壁之间区域中的底层或基板(间和/或栅极，并因此可减少或甚至消除为此目的对例如蚀刻和光刻的破坏性后期制造步骤电层。在半导体-超导体纳米线的情况下，可以在与纳米线的超导体涂层相同的沉积步骤(或一个或多个相同的沉积步骤)中形成例如触点[0012]为了帮助理解本公开的实施例并示出如何实施这些实施例，仅作为示例参考附7[0023]本文公开的实施例提供了用于生产例如包括半导体-超导体纳米线的马约拉纳(Majorana)设备或其他混合超导体-半导体设备的设备设计和制造流程。该流程减少甚至消除了在沉积或生长纳米线以及金属在纳米线上倾斜蒸发之后执行任何制造步骤的需要。的半导体-超导体混合体(始终需要该步骤)。这种金属只需要选择性地沉积在纳米线的某比特的混合半导体-超导设备)而执行的标准光刻和其他制造后期步骤可能会对设备性能[0026]在半导体包括InSb和超导体包括Al的混合半导体-超导体结构中，该问题尤其相造步骤转移到InSb结构的生长或沉积以及随后的金属8没有这些设计的情况下使用倾斜覆盖层定向沉积[0029]实施例还提供了一种通过选择性图案化的带有孔的垂直硬掩模模板的金属定向干涉设备(SQUID)和/或超导通量/相或下部层(例如，上部导体5和/或下部导体6)中的一个或多个元件结合形成部件的构成部[0033]上部导体5可以是例如Al的超导金属。半导体层4例如通过选择性区域生长(SAG)或蒸汽-液体-固体(VLS)和随后在基板2上沉积而形成在基板2上。用于形成半导体结构的合适的电介质形成，例如SiO2或SiOx。可以使用任何合适的制造技术(例如气相沉积或光9成在半导体芯4n上(例如，可以在超导涂层5n与半导体芯4n的至少一部分之间放置铁磁绝[0038]如本领域技术人员所熟悉的，通过将设备1冷却到超导体5n表现出超导行为的温场可以从设备1外部的源(例如外部电磁铁)施加；和/或可以通过集成到设备1自身中的磁性元件(例如形成在纳米线芯4n的至少一部分上的铁磁绝缘体(未示出))施加。诱导MZM通层4中的不同部件之间的内部导线(线)，和/或用于选通例如纳米线9的部件的例如栅极5g造中的任何一点或在最终完成的晶圆中形成在基底2上或上方的任何附加层。本文的“上以包括插入连接在封装的外部连接器(例如，引脚或球焊盘)与形成在上部导电层5中的内部键合焊盘5b(稍后示出)之间的引线，从而使得外部设备可以控制半导体层4中的半导体将结合沉积金属5是导体(例如用于形成纳米线9的涂层5n的超导体(例如Al)以及下部导电导电层5仅形成在一个或多个所选的有源电路区域12上，而不是基板2上方的其他区域上。几何形状。相关的条件可以是沉积必须能够通过基板(或穿过基板连接若干半导体段的金如果区域12(或区域12中的任何一个)小于100×100μm2(或在基板的平面中的任何尺寸上电接触(即它们被短路)。图3(和图4)中的箭头路径描绘了膜5中电荷载流子的示例电子路[0061]发明人已经发现，只要间隙15保持短于形成阴影的壁结构投射到基板2平面上的沉积光束5'在撞到间隙远侧的相对壁13的一侧之前可以到达间隙15[0062]因此与图3不同，图4的凹槽14内沉积的金属膜5与凹槽14外沉积的金属膜5电隔离。这意味着凹槽14内的沉积膜5可以被布置为隔离的电触点，以用于控制设备的一个部[0064]作为另一示例，沉积在凹槽14内的金属膜5可以被布置为用于选通纳米线9的栅梯形的最短的基部被布置为前壁后面的后壁(待凹槽14的最后壁沿沉积方向移动而被遇[0067]对于具有比后壁宽的前壁和沿着至少部分长度向后渐缩的一个或多个侧壁的其与倾斜金属沉积的其余部分相同的沉积步骤[0069]注意，该超导体(例如Al)涂层5n仅在纳米线的半导体芯的相对较小的长度上形[0070]还参考面板c)，图5还示出了采用在纳米线9的两侧上具有间隙15的智能壁(阴影5n(类似于关于第一凹槽14i描述的情况，但在相反的方向上并覆盖半导体4的另一部分长种不同的金属(例如铝和金)处于两个不同的蒸发角度(图5的b和图5的c，分别从图片的顶[0075]图6给出了围绕两个键合凹槽的智能壁13的示意图。间隙15被接合以将两个凹槽内的金属膜5彼此电隔离以及与壁13的外部电隔离。形成在每个凹槽5内部的金属膜5包括进行图案化，然后金属膜5与金属层的其余部分一起涂覆。这是因为引线键合对芯片施加取而代之的，它采用在智能壁13(以及纳米线沉积或生长)之前制造的底部和/或侧栅极结[0080]在图7的示例中，壁结构13遮蔽了形成一根或多根纳米线的芯的半导体4n的大部18防止显示半导体4n的相应部分，因此沉积层5'用金属涂层5n覆盖这些部分中的每个部并结合垂直硬掩模模板，然后可以以保持触点与蒸发后位于基板上的全局膜5隔离的方式将电触点图案化到半导体结构4上。这将防止或至少减少在金属沉积后在芯片上进行任何线设备可以在不依赖于附加的纳米加工步骤的情况下被制造出来。图8示出了设备的扫描电子显微镜(SEM)图像，该设备在如本文所描述的制造流程之后包含具有间隙和焊盘的智可用于形成其他类型的量子比特或量子设备，而不仅仅是基于半导体-超导纳米线的基于料的多个子层可以在不同的步骤中以不同的沉积[0089]在电介质用于设备1的任何部分的情况下，这可以是本领域技术人员已知的各种述部分和阴影壁之后，通过在以与基板平面成锐角的至少第一沉积方向上沉积导电材料，[0093]在实施例中，方法可包括在形成所述部分和阴影壁之前在基板上方形成下部结连接在下部导电层与一个或多个所述部分之间的一包括半导体-超导体纳米线的网络，每根纳米线包括半导体的一段和形成在半导体的至少以被布置以用于向一根或多根纳米线施加信号和/或从一根或多根纳[0100]在实施例中，至少一个凹槽不包括用于形成到任一个半而是相应的导电部件经由下部导电层连接到电路[0107]不同方向可以包括不同的极角(垂直)和/或不同的方位角(在基板的平面中)。在方向和第二方向可以具有相反的平行方位角(方场或外部磁场施加到一根或多根纳米线上，并且将设备冷却到在超导体中诱导超导的温[0114]在实施例中，MZM的诱导还可包括用经由所述导电元件中的一个施加的静电电势