CN114242791B 具有带有经掺杂的子鳍部区域的ω形鳍部的非平面半导体器件及其制造方法 （太浩研究有限公司）

201480079228.22014.06.26JP2006310458A,2006具有带有经掺杂的子鳍部区域的ω形鳍部说明了具有ω形鳍部的非平面半导体器件以及制造具有ω形鳍部的非平面半导体器件的设置在固态掺杂剂源层之上并且在多个半导体层之上并与多个半导体鳍部中的每一个半导体2在所述半导体衬底之上形成与所述多个半导体鳍部使所述掩模和所述催化剂层凹陷至所述多个半导体鳍部的顶部表面下方相同的水平，所述凹陷暴露出所述多个半导体鳍部中的每一个半导体鳍部的位于所述多个半导体鳍部中的每一个半导体鳍部的子鳍部区域之上的突出使用所述催化剂层来氧化所述多个半导体鳍部中的每一个半导体鳍部的所述子鳍部去除因氧化而形成的氧化物，以提供各自具有比所对应的突出部成所述催化剂层包括形成与所述多个硅鳍部共使所述固态掺杂剂源层凹陷至与所述多个ω形鳍部中的每一个ω形鳍部的所述减薄驱使来自所述固态掺杂剂源层的掺杂剂进入所述多个ω形鳍部中的每一个ω形鳍部及3为2014年6月26日的国际专利申请PCT/US2014/044433，该原申请的中国国家申请号是[0003]在过去几十年中，集成电路中的特征的缩小已经是不断增长的半导体工业背后的驱动力。缩小到越来越小的特征实现了在半导体芯片的有限基板面上的功能单元的增[0006]图1A是具有向外成锥形的经掺杂的子鳍部区域的非平面半导体器件的部分的横[0007]图1B是根据本发明的实施例的具有ω形鳍部的非平面半导体器件的[0008]图2A-2I例示了根据本发明的实施例的制造具有ω形鳍部的非平面半导体器件[0009]图2A例示了具有在其中蚀刻的鳍部和与其共形形成的催化剂层的体半导体衬4[0018]图3A例示了根据本发明的实施例的具有ω形鳍部的非平面半导体[0021]说明了具有ω形鳍部的非平面半导体器件以及[0022]本文所述的一个或多个实施例针对用于制造用于增强的子鳍部掺杂的ω形鳍部对于例如10nm以下的技术节点，这种ω形鳍部结构可以有利于紧密间隔的鳍部中的增强的子鳍部掺杂。可以通过沉积硼或磷掺杂的氧化物(BSG/PSG)并随后沉积覆盖SiN层来实[0024]为了为本文涉及的一些概念提供参考点，图1A是非平面半导体器件的部分的横5剂源层120可以最终用于掺杂子鳍部区域102A。如上所述，至少部分地由于子鳍部区域[0025]为了提供进一步的上下文，已经被实施以解决缩放挑战的方案涉及以下各项中施例实现了开辟子鳍部区域中的空间以便于沉积所需的BSG/PSG和SiN膜。在一个这样的成为与体衬底150连续。每个ω形鳍部152可以被说明为具有子鳍部区域152A和突出部分152B。突出部分152B是最终在其上形成栅极电极的部分。如图1B所示，每个子鳍部区域152A比相对应的突出部分152B窄。固态掺杂剂源层120和可任选的覆盖层122被局限于子分地由于ω形鳍部几何形状，ω形鳍部152的下部部分以及因此固态掺杂剂源层120和可沉积之后使用碳硬掩模(CHM)填充鳍部之间的空间来实现。然后使用例如干法蚀刻技术在子鳍部区域中催化剂的存在使得氧化比先前去除了催化剂的有源鳍部区域要快大约的非平面半导体器件的方法中的各个操作的横截面视图，该ω形鳍部具有经掺杂的子鳍硬掩模层)和衬垫(pad)氧化物层(例如，二氧化硅层)可以余留在鳍部202的顶部。在一个6[0034]参考图2C，图2B的掩模206凹陷至鳍部202的顶部以下的高度，形成凹陷的掩模[0035]在实施例中，凹陷的掩模208形成至与子鳍部区域202A的顶部基本上共面的水成经图案化的催化剂层210。在一个这样的实施例中，催化剂层是Al2O3层或者包括Al2O3剂层210具有选择性的工艺来执行凹陷的掩模208的去除，保留经图案化的[0040]参考图2F，使用经图案化的催化剂层210来执行多个鳍部202的子鳍部区域202A层210的区域(即，子鳍部区域202A)中，经图案化的催化剂层210加速了下面/相邻的硅的氧化，该氧化比硅鳍部的其它部分的氧化快大约10-15倍(即，由于经图案化的催化剂层210的存在，子鳍部区域202A的氧化速率比突出鳍部部分202B的氧化速率快大约10-157[0043]在一个这样的实施例中，催化剂层是Al2O3层或者包括Al2O3层，氧化物层212是态掺杂物源层是PSG层或AsSG层，其分别具有大约在0.1-10重量％范围内的浓度的磷或[0047]在实施例中，同样如图2H所示，在固态掺杂剂源层216上可任选地形成覆盖层成经图案化的固态掺杂剂源层220和经图案个实施例中，所得到的经图案化的固态掺杂剂源极层220局限于多个ω形鳍部214的子鳍8分214B与经掺杂的子鳍部区域(现在掺杂的214A)之间可以存在掺杂分布界面。在一个这[0051]因此，本文所述的一个或多个实施例包括在鳍部蚀刻之后使用被沉积在鳍部上充材料一起凹陷以限定器件的鳍部高度(HSi)[0052]通常，再次参考图2A-2I，在实施例中，针对NMOS鳍部掺杂实施硼硅酸盐玻璃(BSG)，而针对PMOS鳍部掺杂实施磷硅酸盐(PSG)或砷硅酸盐玻璃(AsSG)层。要意识到的艺，该工艺例如通过三栅极掺杂的玻璃子鳍部外扩散的方式选择性地掺杂在体硅晶圆上如，p型和n型掺杂的氧化物、氮化物或碳化物)至晶体管工艺流程中的并入(其在从鳍部施例中，本文所述的一个或多个方案实现了体鳍部的有源部分的底部与有源部分和余留[0055]为了提供进一步的上下文，解决上述问题的常规方案涉及使用阱注入操作，其9例在鳍部中提供低掺杂，这可以是有益的，因为通过提高载流子迁移率实现了较高的电流驱动，否则它会由于高掺杂的沟道器件的电离杂质散射而降低。此外，由于阈值电压(Vt)的随机变化与掺杂密度的平方根成正比，所以低掺杂器件还具有降低Vt中的随机失完成的器件的示例，图3A和图3B分别例示了根据本发明的实施例的具有ω形鳍部的非平体鳍部中的每一个半导体鳍部的子鳍部部分305和突出部分304之间的界面大致共面的顶于相对应的子鳍部区域具有大于约2E18原子/cm3的掺杂剂浓度。此外，在子鳍部区域305[0060]再次参考图3A，栅极线308设置在非平面有源区的突出部分304上方并且在隔离施例中，栅极线308还可以包括电介质覆盖层354。从该透视图中还可以看到栅极接触部漏极区304B可以在电介质层306的高度以下延伸，即延伸到子鳍部区域305[0065]栅极线308可以由包括栅极电介质层352和栅极电极层350的栅极电极叠置体构个具体实施例中，栅极电极由在金属功函数设定层之上形成的非功函数设定填充材料构[0067]尽管未示出，但与栅极电极叠置体相关联的间隔体可以由适于最终将永久栅极结构与相邻导电接触部(例如，自对准接触部)电隔离或有助于该电隔离的材料构成。例接触部插塞光刻操作来形成接触部图案。在一个这样的实施例中，该方案实现了消除对[0071]在实施例中，本文所述的一个或多个方案实质上考虑了与虚设和替代接触部工[0072]再次参考图3A，半导体结构或器可以实施这样的工艺以形成用于半导体结构制造(例如，用于集成电路制造)的沟槽接触[0073]要意识到的是，并非需要实施上述工艺的所有方面以落在本发明的实施例的精本文所述的工艺可以用于制造一个或多个半导体器件。半导体器件可以是晶体管或类似线”及其派生词可以用于描述可以通过使用穿过非固态介质的经调制电磁辐射来传送数400可以包括多个通信芯片406。例如，第一通信芯片406可以专用于较短距离的无线通信，例如Wi-Fi和蓝牙，而第二通信芯片406可以专用于较长距离的无线通信，例如G[0077]计算设备400的处理器404包括封装在处理器404内的集成电路管芯。在本理来自寄存器和/或存储器的电子数据，并且将该电子数据转换为可以存储在寄存器和/[0078]通信芯片406也包括封装在通信芯片406内的集成电路管芯。根据本发明的另一[0079]在其它实施方式中，容纳在计算设备400内的另一个部件可以包含集成电路管与所述多个半导体鳍部中的每一个半导体鳍部的子鳍部区域共形，但不与所述突出部分个半导体鳍部中的每一个半导体鳍部的所述突出部分共形，所述栅极叠置体包括栅极电部中的每一个半导体鳍部的所述突出部分中，所述源极区和所述漏极区位于所述栅极叠[0083]在一个实施例中，所述多个半导体鳍部中的每一个半导体鳍部具有ω[0084]在一个实施例中，所述多个半导体鳍部中的每一个半导体鳍部的所述突出部分[0085]在一个实施例中，所述固态掺杂剂源层的顶部表面与所述多个半导体鳍部中的每一个半导体鳍部的所述子鳍部部分和所述突[0086]在一个实施例中，所述隔离层的顶部表面与所述多个半导体鳍部中的每一个半多个半导体鳍部中的每一个半导体鳍部的所述子鳍部部分和所述突出部分之间的界面大位于所述多个半导体鳍部中的每一个半导体鳍部的每一个突出部分与相对应的子鳍部部[0092]在一个实施例中，所述掺杂剂浓度界面是针对所述多个半导体鳍部中的每一个半导体鳍部的每一个突出部分而言小于约5E17原子/cm3和针对相对应的子鳍部部分而言[0093]在一个实施例中，设置在所述半导体衬底之上的所述多个半导体鳍部是与体单置在所述多个半导体鳍部的子鳍部区域之间。栅极叠置体，所述栅极叠置体设置在所述隔离层之上并且与所述多个半导体鳍部中的每一个半导体鳍部的所述突出部分共形，所设置在所述多个半导体鳍部中的每一个半导体鳍部的所述突出部分中，所述源极区和所[0095]在一个实施例中，所述多个半导体鳍部中的每一个半导体鳍部具有ω[0096]在一个实施例中，所述多个半导体鳍部中的每一个半导体鳍部的所述突出部分[0097]在一个实施例中，所述隔离层的顶部表面与所述多个半导体鳍部中的每一个半[0098]在一个实施例中，所述掺杂剂浓度界面是针对所述多个半导体鳍部中的每一个半导体鳍部的每一个突出部分而言小于约5E17原子/cm3和针对相对应的子鳍部部分而言[0099]在一个实施例中，设置在所述半导体衬底之上的所述多个半导体鳍部是与体单多个半导体鳍部。所述方法还包括在所述半导体衬底之上形成与所述多个半导体鳍部共模和所述催化剂层凹陷至所述多个半导体鳍部的顶部表面下方大致相同的水平，暴露出位于所述多个半导体鳍部中的每一个半导体鳍部的子鳍部区域之上的所述多个半导体鳍个半导体鳍部中的每一个半导体鳍部的所述子鳍部区域的外部部分，以便催化氧化所述[0102]在一个实施例中，氧化所述子鳍衬底之上形成与所述多个ω形鳍部共形的固态掺杂