CN114365039B 光电装置及其制造方法 （迈络思科技有限公司）

2021.12.08PCT/GR2019/0000392019.06.10WO2020/249984EN2020.12.17US2014301694A1,2014.10.09US2017365563A1,2017.12.21Haffer.All-plasmonicMach–Zehmodulatorenablingopticalhighcommunicationatthemicroscale.NaPhotonics.2015,第9卷1-5.106）响应于所述驱动信号而对所述等离子体激2薄膜结构，所述薄膜结构设置在所述衬底上并且被图案化以限定集成驱动电路的部调制器层，所述调制器层是所述后端线堆叠的最的所述驱动信号而对所述等离子体激元波导中传播的表面等离子体激元极化子施加调制；多个互连层，所述多个互连层被图案化以限定电迹线述部件并且将由此生成的所述驱动信号施加光输入耦合器，所述光输入耦合器被配置为将光耦合到所述调制2.根据权利要求1所述的装置，其中所述等离子体激元波化子的所述调制施加到所述第一平行腿部和第二4.根据权利要求1至3中任一项所述的装置，其中所述光输入耦合器和/或所述光输出5.根据权利要求1至3中任一项所述的装置，其中所述光输入耦合器和/或所述光输出6.根据权利要求1至3中任一项所述的装置，并氧化物设置在所述调制器层上方和所述等离子体激元波在半导体衬底上形成并且图案化薄膜结构，以便限定集成驱动在所述薄膜结构上方沉积和图案化交替的金属层和介电层的调制器层，所述调制器层是所述后端线堆叠的最的所述驱动信号而对所述等离子体激元波导中传播的表面等离子体激元极化子施加调制；多个互连层，所述多个互连层被图案化以限定电迹线3述部件并且将由此生成的所述驱动信号施加将光耦合到所述调制器层中，由此通过所述表面等离子体激元极化子的所述9.根据权利要求8所述的方法，其中所述等离子体激元波导被化子的所述调制施加到所述第一平行腿部和第二所述调制器层的平面中以将所述光耦合进或耦合出所述4类调制器基于表面等离子体激元极化子(SPP)和外部施加的电场之间的相互作用。表面等属施加快速变化的电场会导致对应的SPP的调制，这又转化为等离子体激元区端部处光束[0004]基于上述原理的等离子体激元调制器已经通过实验证明并且在专利文献中进行特性可以通过施加在金属层上的电压来调整。一种金属氧化物半导体等离子体激元调制第二电极被配置为将具有不同的相应相位的SPP的调制施加到所述第一平行腿部和第二平5不平行于所述调制器层的平面的传播方向之间[0020]图5是根据本发明的又一实施方式的等离子体激元调制器的示意性详细视图；以及[0021]图6是根据本发明实施方式的用于等离子体激元调制装置中的集成驱动电路的电[0023]本文所描述的本发明的实施方式通过将等离子体激元调制器集成到生成驱动信6号的同一集成电路(IC)装置的后端线(BEOL)堆叠中来解决此需求。如本领域中众所周知本实施方式的调制器能够以高电效率和低热耗散进行超高速[0027]此实施方式中的调制器26具有马赫-曾德尔干涉仪的形式，其包括用于金属调制下方的介电层50中沉积和蚀刻形成。替代地，耦合器38可以包括其他合适的光学材料(诸使得光以单个模式传播进和传播出波导36，而没有显著的反射或能量转移到更高阶的模7更高的速度，可以使用结合了CMOS晶体管和双极结型晶体管的BiCMOS技术来实现驱动电[0032]图2是根据本发明的另一个实施方式的集成等离子体激元调制装置70的示意性图[0033]图3是根据本发明的又一实施方式的集成等离子体激元调制装置80的示意性图可以通过自由空间或通过波导(诸如适当定位的光纤)，传输到耦合器82和从耦合器82传[0034]尽管装置80在图3中被示出为包括此种类的输入和输出耦合器82，但是在替代实[0035]图4是根据本发明的又一实施方式的等离子体激元环形调制器90的示意性详细视形成的电触点100和102在电极之间跨越波导99施加驱动信号，从而调制通过波导92的光。8[0037]图5是根据本发明的又一实施方式的等离子体激元狭槽调制器103的示意性详细106上方沉积厚度约为5nm的薄介电层108，例如Al2O3。然后将透明导电氧化物(TCO)层104(诸如氧化铟锡(ITO))沉积在狭槽105上方[0040]图6是根据本发明实施方式的用于等离子体激元调制装置中的集成驱动电路110[0041]驱动电路110使用功率多路复用器(PMUX)方法，其中多个低速支路通过多个多路成到调制器26的驱动信号，所述驱动时钟速率f是四个数据通道中每一个的输入时钟速率[0043]最终多路复用器120在不需要另外的缓冲器或驱动放大器的情况下直接驱动等离9以及本领域技术人员在阅读前述描述后会想到的并且在现有技术中没有公开的其变化和