CN114447098B 半导体装置及半导体装置的制造方法 （三菱电机株式会社）

US2009184340A1,2009.US2018182844A1,2018.0形成缓冲层时导入至晶片中的晶体缺陷的影响半导体基板；P基极层(9)，其形成于N-漂移层其是通过光致发光法没有检测出源自晶格缺陷置于第1缓冲层(15-1)和N-漂移层(14)之间，通过光致发光法检测出两种源自晶格缺陷的陷阱2第1导电型的缓冲层，其形成于所述漂移层的所述第2主面第2缓冲层，其是设置于所述第1缓冲层和所述漂移层之间，在所述杂质扩散层的所述第1主面侧形成有绝缘在所述缓冲层的所述第2主面侧形成有第2导在所述半导体基板之上规定出有源单元区域、在所述有源单所述缓冲层及所述集电极层是横跨所述有源单元区域、所述中间区域在所述半导体基板之上规定出有源单元区域、在所述有源单在所述缓冲层的所述第2主面侧形成有作为所述二极管的阴极起作用的第1导电型的在所述半导体基板之上规定出有源单元区域、在所述有源单所述缓冲层及所述阴极层是横跨所述有源单元区域、所述中间区域及在所述缓冲层的所述第2主面侧形成有作为所述二极管的阴极起作用的第1导电型的在所述半导体基板之上规定出有源单元区域、在有源单元区3所述缓冲层及所述第1阴极层是横跨所述有源单元区域、所述中间区域及所述边缘端所述第2缓冲层的通过光致发光即PL法检测出的所述两种源自晶格缺陷的陷阱能级为由陷阱B的比率＝{SPLB/(SPLA+SPLB)}×100表示的所述第2缓冲层中的陷阱B的比率大于所述第2缓冲层的深度方向上的所述陷阱B的比率的分布在大于或等于15％且小于或所述第2缓冲层的载流子寿命比所述第1缓冲层、所述漂移层及所述所述第2缓冲层的载流子寿命比所述第1缓冲层、所述漂移层及所述所述第1缓冲层与所述漂移层之间设置的第2缓冲层所述第2主面形成第1导电型的高浓度层及高晶体缺4工序(d-1)，通过研磨或蚀刻，从所述半导体基板的所述第2主工序(d-2)即第1杂质导入工序，在所述(d-1)后，对所述半导体基工序(d-4)即第2杂质导入工序，在所述(d-3)后，对所述半导体基所述第2退火工序的温度大于或等于370℃且小于或等于425℃。5[0002]现有的沟槽栅型IGBT(InsulatedGateBipolarTransistor)、PiN(P-冲层及N型阴极层的区域为纵向构造的区域。在专利文献1中公开了具有纵向构造的IGBT。[0006]具有纵向构造的半导体装置的缓冲层的上述杂质分布存至Si晶片中的晶体缺陷是对在功率半导体元件的动态动作时重要的载流子等离子体层和[0011]根据本发明，能够解决由在N型缓冲层的形成时导入至晶片中的晶体缺陷的影响6[0014]图3是表示半导体装置的外周部的构造的例子的剖视图，该半导体装置具有实施[0020]图9是表示现有构造RFC二极管及新构造RFC二极管的恢复波形(1200V等级)的模[0022]图11是表示现有构造RFC二极管的PNP晶体管区域的图10的解析点处的第1主面-第2主面间的载流子浓度分布及电场强度分[0023]图12是表示新构造RFC二极管的PNP晶体管区域的图10所示的解析点处的第1主面-第2主面间的载流子浓度分布及电场强度分布的模[0024]图13是表示现有构造RFC二极管及新构造RFC二极管的快速恢复动作时的恢复波[0025]图14是表示图13的解析点T1～T7处的现有构造RFC二极管内及新构造RFC二极管[0026]图15是表示现有构造RFC二极管的PiN二极管区域的图13的解析点T1～T7处的电[0027]图16是表示新构造RFC二极管的PiN二极管区域的图13的解析点T1～T7处的电子[0028]图17是表示现有构造RFC二极管的PiN二极管区域的图13的解析点T1～T7处的空[0029]图18是表示新构造RFC二极管的PiN二极管区域的图13的解析点T1～T7处的空穴[0030]图19是表示现有构造RFC二极管的PiN二极管区域的图13的解析点T1～T7处的电[0031]图20是表示新构造RFC二极管的PiN二极管区域的图13的解析点T1～T7处的电场[0032]图21是表示现有构造RFC二极管的PNP晶体管区域的图13的解析点T1～T7处的电[0033]图22是表示新构造RFC二极管的PNP晶体管区域的图13的解析点T1～T7处的电子7[0034]图23是表示现有构造RFC二极管的PNP晶体管区域的图13的解析点T1～T7处的空[0035]图24是表示新构造RFC二极管的PNP晶体管区域的图13的解析点T1～T7处的空穴[0036]图25是表示现有构造RFC二极管的PNP晶体管区域的图13的解析点T1～T7处的电[0037]图26是表示新构造RFC二极管的PNP晶体管区域的图13的解析点T1～T7处的电场[0038]图27是表示试制出的1200V等级的新构造RFC二极管的298K下的JR-V[0039]图28是表示试制出的1200V等级的新构造RFC二极管的低温下的快速恢复波形的[0040]图29是汇总了1200V等级的新构造RFC二极管器件性能和陷阱B比率之间的关系的[0041]图30是表示1200V等级的新构造RFC二极管的快速模式下的安全工作温度范围和[0042]图31是表示试制出的1200V等级的新构造RFC二极管的输出特性的工作温度依赖[0043]图32是表示试制出的1200V等级的新构造RFC二极管的JR-VR特性的工作温度依赖[0044]图33是表示试制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的恢复[0045]图34是表示试制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的低温[0046]图35是表示试制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的253K[0047]图36是表示试制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的电源[0048]图37是表示试制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的低温[0049]图38是表示试制出的1200V等级的新构造RFC二极管的高温下(473K)的恢复波形[0050]图39是表示试制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的VF-[0053]图42是表示试制出的4.5kV等级的现有构造PiN二极管及新构造PiN二极管的快速8[0054]图43是表示试制出的4.5kV等级的现有构造PiN二极管及新构造PiN二极管的298K[0055]图44是表示试制出的4.5kV等级的现有构造PiN二极管及新构造PiN二极管的298K[0059]图48是表示现有构造IGBT及新构造IGBT的短路状态下的器件内部电场强度分布[0060]图49是表示现有构造IGBT及新构造IGBT的短路状态下的器件表面部及背面部的[0061]图50是表示现有构造IGBT及新构造IGBT的短路状态下的器件内部温度分布的模[0063]图52是表示试制出的1200V等级的现有构造IGBT及新构造IGBT的298K下的截止波[0064]图53是表示试制出的1200V等级的现有构造IGBT及新构造IGBT的423K下的短路波[0065]图54是表示试制出的1200V等级的现有构造IGBT及新构造IGBT的短路时的能够断[0066]图55是表示试制出的1200V等级的现有构造IGBT及新构造IGBT的接通电压和截止[0067]图56是表示试制出的6.5kV等级的现有构造IGBT及新构造IGBT的423K下的主结泄[0068]图57是表示试制出的6.5kV等级的现有构造IGBT及新构造IGBT的213K下的截止波9[0093]图82是汇总了通过在图80中进行了比较的工艺流程试制出的1200V等级RFC二极[0096]在下面的实施方式中，作为功率半导体元件的代表例，示出IGBT、续流二极管Conducting)-IGBT、RB(ReverseBlocking)-IGBT、MOSFET(Metal-Oxide-Semiductor性地示出通过FZ(FloatingZone)法制造的Si晶片(FZ晶片)，但也可以使用Si材料中的残留氧浓度比FZ晶片高、氧含量为1017cm-3数量级的通过MCZ(Magneticfiedapplied部地替换为P型区域的构造的RFC(RelaxedFieldofCathod[0102]图2是实施方式1涉及的半导体元件即RFC二极管的剖视图，与沿图1的A1-A2线的[0104]在半导体基板的N缓冲层15之下，峰值杂质浓度比N缓冲层15高的N型的N+阴极层17和P型(第2导电型)的P阴极层18以极层17和P阴极层18配置为满足日本专利第5256357号或日本专利6301776号(US8686469)截断电极28能够与有源单元区域R1的阳极电极5同[0112]另外，横跨中间区域R2及边缘端接区域R3而形成有将FLR电极27及沟道截断电极+阴极层17及P阴极层18而成的构造，该构造为RFC二极管的纵向构造造35的工序(后述的图69及图70、或图78及图79所示的工序)是在阳极电极5等铝配线的形+阴极层17及P阴极层18)时的退火，使用小于或等于铝的电极所用的铝这样的低熔点金属的工序中无法使用，能够在制造工艺初期的工序(例如图态的耐压保持时的泄漏电流增加导致的断开损耗增加或由在高温下器件本身的发热导致部的载流子等离子体状态和电场强度分布的关系，N-漂移层14和N缓冲层15的结部附近的层是指电子及空穴浓度大致相同的高载流子浓度的中性层，是N≈P，载流子密度高于的载流子等离子体状态和电场强度分布的关系，N-漂移层14和N缓冲层15的结部附近的载流子等离子体层变为容易枯竭的状态。如果N-漂移层14和N缓冲层15的结部附近的载流子等离子体层枯竭，则作为器件内部状态而引起N-漂移层14和N缓冲层15的结部的电场强度耗尽层变得容易到达N-漂移层14和N缓冲层15的结部的高电源电压(VCC)条件下，在器件内-漂移层14的杂质浓度波动减小这一点会对Si晶片制造技术及所使用的Si晶片施加报第7514750号、美国专利公报第7538缺陷引起的载流子的复合中心的缺陷密度增加，因此引起IGBT及二极管的断开损耗增加而产生的N缓冲层15的一部分并未形成导致的IGBT或二极管的耐压[0128](a)提高断开状态的电压断路能力(静态耐压保持能力)，并且降低高温下的耐压[0129](b)对截止动作末尾时的阶跃现象及由阶跃现象引起的振荡现象进行抑制的纵向[0130](c)实现截止动作时的断路能力(动态破坏耐量)的提高、安全工作温度范围的扩[0131](d)能够与还支持制造半导体的晶片的大口径化(≥200mm)的晶片工艺技术组合(在Si的情况下为11.9)实现特别地以N缓冲层15为特征的以下那样的纵向构造就能够解决。以下所示的概念对于IGBT、二极管是共通的。与构成本发明提出的纵向构造的N缓冲层15相关的构思为如下i、[0144](i)关于截止动作时的n漂移层14和N缓冲层15的结部附近的载流子等离子体层的15内部也产生器件ON状态的传导率调制现象，进行N缓冲层15的低浓度化以使得存在载流[0145](ii)在静态状态下使电场强度止于N缓冲层15内部，使n漂移层14和N缓冲层15的结部附近的浓度梯度平缓，以使得在动态动作时耗尽层在N缓冲层15内部平缓地延伸。另外，耗尽层如图5的箭头圈2所示由于与残留的载流子等离子体层的关系而停止在N缓冲层[0148]其结果，由于在保证了IGBT及二极管的耐压特性稳定化[0150]第1缓冲层15-1是峰值杂质浓度(Cnb1，p)大于或等于1.0×1016cm-3且小于或等于[0151]第2缓冲层15-2是最大峰值杂质浓度((Cnb2，p)max)比半导体基板的杂质浓度(Cn-：大于或等于1.0×1012cm-3且小于或等于5.0×1014cm-3的范围)高，并且小于或等于1.0×N缓冲层15的第1缓冲层15-1及第2缓冲层15-2各自的作用[0153]第1缓冲层15-1承担使静态状态下的从主结伸展来的耗尽层停止的作用(图5的箭[0154]第2缓冲层15-2在接通状态(流动有额定主电流的状态)下，通过由传导率调制现象产生的载流子等离子体层，与晶片工艺中的第2缓冲层15-2的形成时的掺杂分布相比杂行比较而进行说明时等，有时将由第1缓冲层15-1及第2缓冲层15-2构成的N缓冲层15称为RFC二极管”。[0157]在实施方式1涉及的RFC二极管中，N缓冲层15之外的扩散层的参数是如下所述地-漂移层14由杂质浓度(Cn-)大于或等于1.0×1012cm-3且小于或等于5.0×1014cm-3的通过FZ法制作的Si晶片(FZ晶片)形成。最终的器件的厚度(tdevice)大于或等于40μm且小+阴极层17被设定为表面杂质浓度大于或等于1.0×1018cm-3且小于或等于1.0×于或等于1.0×1016cm-3且小于或等于1[0158]图7是针对构成新构造N缓冲层15的第1缓冲层15-1及第2缓冲层15-2，通过PL由缺陷能级而复合时放出的光进行观测的解析方法。PL测定是使用He-Ne激光(波长：的光子能量一致。R.Jones,T.A.G.Eberlein,N.Pinho,B.J.Coomer,J.P.Gross,P.R.BriddomandS.Oberg,“Self-interstitialClustersinSilicon,”Jan.2002,doi:10.1016/S0168-583X(01)00872-2.。[0161]这样，N缓冲层15由不存在晶格缺陷的第1缓冲层15-1和存在晶格缺陷的第2缓冲[0162]如果将第1缓冲层15-1的载流子寿命表示为τ15a，将第2缓冲层15-2的载流子寿命器件性能方面的效果。在对存在于第2缓冲层15-2的两种陷阱与器件性能的关系进行讨论[0167]在图8中示出陷阱B的比率相对于第2缓冲层15-2的深度方向的变化。横轴的数值构造N缓冲层15带来的效果，需要将陷阱B的比率控制在1555％的范围内。根据图8可[0169]图9为与现有构造RFC二极管及新构造RFC二极管的恢复动作相关的模拟结果。另[0170]图11及图12为图10所示的解析点(analysispoint)处的RFC二极管的PNP晶体管[0171]图13是表示4.5kV等级的现有构造RFC二极管及新构造RFC二极管的快速恢复动作现有构造RFC二极管及新构造RFC二极管的器件内部状态(电流密度[0172]图15～图26是表示图13所示的器件内部解析点T1～T7处的RFC二极管的PiN二极管区域R21及PNP晶体管区域R22的内部状态(电子及空穴浓度分布、电场强度分布)的图。极管的PiN二极管区域R21的电子浓度分布。图17为现有构造RFC二极管的PiN二极管区域为现有构造RFC二极管的PiN二极管区域R21的电场强度分布，图20为新构造RFC二极管的PiN二极管区域R21的电场强度分布。图21为现有构造RFC二极管的PNP晶体管区域R22的电造RFC二极管的PNP晶体管区域R22的空穴浓度分布，图24为新构造RFC二极管的PNP晶体管区域R22的空穴浓度分布。图25为现有构造RFC二极管的PNP晶体管区域R22的电场强度分数值是通过器件的厚度(tdevice)将器件厚度标准[0173]根据图13可知，在现有构造RFC二极管中，在恢复动作后半段产生了巨大的尾电[0175]就具有在第2缓冲层15-2存在晶格缺陷的N缓冲层15的新构造RFC二极管而言，没存在于第2缓冲层15-2中的晶格缺陷促进载流子复合，从而存在于阴极侧的载流子等离子模式下的恢复动作时没有产生巨大的尾电流，能够扩大保证恢复动作的安全工作温度范[0177]图27为具有各种陷阱B的比率的试制出的1200V等级的新构造RFC二极管的298K下[0178]图28为具有各种陷阱B的比率的试制出的1200V等级的新构造RFC二极管的低温下的比率设为40从而即使在233K这样的低温状态下，也能够在不使恢复动作后半段的尾[0179]图29是汇总了1200V等级的新构造RFC二极管的器件性能和陷阱B的比率之间的关[0180]图30是表示1200V等级的新构造RFC二极管的快速恢复动作时的安全工作温度范缺陷中的陷阱B控制为1555从而如后述那样构造RFC二极管具有在N缓冲层15中存在晶格缺陷的第2缓冲层15-2，但通过满足前述的载构造RFC二极管具有在N缓冲层15中存在晶格缺陷的第2缓冲层15-2，但通过满足前述的载[0185]图33为1200V等级的现有构造RFC二极管及新构造RFC二极管的298K下的恢复波[0186]图34为1200V等级的现有构造RFC二极管和新构造RFC二极管的低温(253K)下的快制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的253K下的电源电压和反向恢的电源电压1000V下的工作温度和反向恢复电荷量之间的内的晶格缺陷承担促进恢复动作后半段的载流子的复合的作[0189]图37是表示试制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的快速[0190]图38是表示1200V等级的新构造RFC二极管的高电流密度以及高温(473K)下的恢[0191]图39为试制出的1200V等级的现有构造RFC二极管及新构造RFC二极管的接通电压(VF)和恢复损耗(EREC)的权衡特性的比较结果。新构造RFC二极管与现有构造RFC二极管相的晶格缺陷中的陷阱B被控制为1555并且满足前述的载流子寿命的关系，因此实现[0198]如果将第1缓冲层15-1的载流子寿命表示为τ15a，将第2缓冲层15-2的载流子寿命15-2内的晶格缺陷中的陷阱B被控制为1555％。[0200]在实施方式2涉及的PiN二极管中，N缓冲层15之外的扩散层的参数是如下所述地-漂移层14由杂质浓度(Cn-)大于或等于1.0×1012cm-3且小于或等于5.0×1014cm-3的通过FZ法制作的Si晶片(FZ晶片)形成。最终的器件的厚度(tdevice)大于或等于40μm且小+阴极层17被设定为表面杂质浓度大于或等于1.0×1018cm-3且小于或等于1.0×2缓冲层15-2)的参数可以与实施方式[0201]图42是表示4.5kV等级的现有构造PiN二极管及新构造PiN二极管的298K下的快速[0203]图43是表示4.5kV等级的现有构造PiN二极管及新构造PiN二极管的298K下的电源电压(VCC)和阶跃电压(Vsnap-off)之间的关现有构造PiN二极管中会产生破损的电压下器件也不会破损，快速恢复动作时的破坏耐量[0204]图44是表示4.5kV等级的现有构造PiN二极管及新构造PiN二极管的298K下的电源[0208]图45是实施方式3涉及的半导体元件即沟槽栅型IGBT的剖视图，与沿图1的A1-A2半导体基板形成有N型(第1导电型)的N-漂移层14。在半导体基板的N-漂移层14之下形成有峰值杂质浓度比N-漂移层14高的N型的15也包含第1缓冲层15-1及第2缓冲层[0210]在半导体基板的N缓冲层15之下形成有P型(第2导电型)的P集电极层16。P集电极(collector)电极(electrode)20形成在N层11之上形成有P型的P基极层9。P基极层9形成于半导体基板的上表面侧(第1主面侧)[0212]在半导体基板的上表面，形成有将P基极层9及N层11纵向地贯穿而达到其之下的[0213]在半导体基板的上表面之上以将栅极电极13覆盖的方式形成有层间绝缘膜6，在发射极电极4相同电位的哑电极。哑电极的目的及效果记载于日本专利第4205128号公报、日本专利第4785334号公报及日本专利第5634318号公报，是IGBT的饱和电流密度的抑制、由电容特性的控制引起的无负载短路状态下的振荡的抑制、由此实现的短路耐量的提高、中间区域R2的N-漂移层14的表层部形成有比P基极层9形成得深的P型的保护环22。保护环性地形成N+型的沟道截断层24。沟道截断层24是以使从保护环22及场限环23与N-漂移层14区域R2的绝缘膜25之上形成有与栅极电极13连接的表面栅极电极13a，在绝缘膜25及表面孔与沟道截断层24连接的沟道截断电极28、通过接触孔与表面栅极电极13a连接的表面栅[0221]此外，在图46中示出在中间区域R2及边缘端接区域R3也形成有P集电极层16的构域R2及边缘端接区域R3的纵向构造35也可以仅由N-漂移层14及N缓冲层15构成。图47的[0223]如果将第1缓冲层15-1的载流子寿命表示为τ15a，将第2缓冲层15-2的载流子寿命能够期待IGBT的稳定的接通动作、低断开损耗化(图56)、基于热稳定动作的高温动作(图-漂移层14由杂质浓度(Cn-)大于或等于1.0×1012cm-3且小于或等于5.0×1014cm-3的通过FZ法制作的Si晶片(FZ晶片)形成。最终的器件的厚度(tdevice)大于或等于40μm且小[0226]P基极层9被设定为峰值杂质浓度大于或等于1.0×1016cm-3且小于或等于1.0×[0227]试制出的IGBT构造的中间区域R2及边缘端接区域R3的构造为图46或图47所示的[0228]图48～图50为通过模拟对由新构造N缓冲层15带来的在二极管中看不到的IGBT的[0231]图52是1200V等级的现有构造IGBT及新构造IGBT的298K下的截止波形。在图52所级的现有构造IGBT及新构造IGBT的短路时的能够断路的最大能量密度(ESC)和器件的厚度[0233]在图55中示出1200V等级的现有构造IGBT及新构造IGBT的接通电压(VCE(sat))和截止时的损耗(EOFF)的权衡特性。新构造IGBT与现有构造IGBT相比能够缩小器件的厚度[0234]图56及图57是表示高耐压等级(6.5kV)的IGBT中的新构造N缓冲层15的效果的pnp图56是表示6.5kV等级的现有构造IGBT及新构造IGBT的423K下的主结泄漏电流(JCES)和集pnp[0235]图57是6.5kV等级的现有构造IGBT及新构造IG[0236]如上所述，可知在使用将第2缓冲层15-2内的晶格缺陷中的陷阱B的比率控制为[0238]在实施方式4中，对使用新构造N缓冲层15的IGBT及RFC二极管的制造方法进行说[0240]准备形成有N-漂移层14的FZ晶片即半导体基板，通过实施离子注入及退火处理，WO2009/122486号公报公开了恰当的沟槽103的深[0243]接下来，如图61所示，通过热氧化法或CVD(ChemicalVaporDeposition)法(例化膜105之上形成掺杂了磷的多晶硅层即多晶硅层1[0246]接下来，如图64所示，通过LPCVD(Low-PressureChemicalVaporDeposition)的杂质浓度设定于例如大于或等于1.0×1019cm-3且小于或等于1.0×10通过制造工序使导入至N-漂移层14的金属杂质、污染原子、及损伤扩散而由吸杂层113捕形成达到N+发射极层7及P+层8的接触孔，并且在有源单元区域R1的一部分形成使得埋入于[0251]在形成有栅极电极13的区域的一部分形成沟槽露出部114的目的在于，通过将一WO2002/058160号公报及WO2002/061845号公报)、及由接通状态的发射极侧载流子浓度提该金属配线层图案化，形成发射极电极4。该金属配线层的材料例如为AlSi、AlSiCu、或漂移层14)的厚度设为与半导体装置的耐压等级的下表面侧扩散，在N-漂移层14的下表面侧形成由高浓度的N+层124a和高晶体缺陷密度层体而选择性地去除半导体基板的上表面的多晶硅层123。该吸杂工艺与上述IGBT的吸杂工+阴极层17及P阴极层18是通过离子注入和退火处理形成的扩散层。最后，[0266]IGBT或二极管所使用的Si晶片的基板浓度(Cn-)是与所制造的半导体元件的耐压[0270]n漂移层的杂质浓度及器件的厚度是不仅影响IGBT及二极管的耐压特性，还影响[0271]图80是对形成新构造N缓冲层15的第2缓冲层15-2的两种工艺流程进行了比较的也如日本专利第6065067号及日本专利第6558462号所记载的那样，就IGBT及二极管而言，以满足大于或等于通过下面所示的式(2)计算的载流子寿命的值的方式，在晶片工艺中通-3，深度大于或等于1.0μm且小于或等于10μm)的N+层113a或124电压的N-漂移层14的载流子寿命依赖性消失的载流子寿命值与N-漂移层的厚度(tN-)之间寿命区域)对晶片工艺中的寿命进行控制，从而能够对N-漂移层14的载流子寿命对最终的器件特性造成的不良影响进行抑制，能够将器件构造原本的性能、存在于晶片内的多个芯片间的电气特性波动限制为最小限度。因此，本实施方式的制造技术是以如下方式进行制-漂移层的载流子寿命值控制在大于或等于由式(2)得到的τt的范围(即，图81的关系。料源(source)，通过LPCVD法形成掺杂了形成N+层的原子的多而形成N+层的原子。d-多晶硅层(111或122)为掺杂大于或等于1×1019cm-3的高浓度杂质的火扩散至晶片背面的Si表面，在形成N+层(113a或124a)时连同高晶体缺陷密度层(113b或多晶硅层(111或122)与在晶片背面露出的Si面直接接触。度层(113b或124b)和存在于N+层(113a或124a)表层部的应变层成为靶位点(图65、图74)。充分长的载流子寿命的N-漂移层。另外，关于600℃~700℃下、氮环境中的低温热退火时[0283]除了使用d-多晶硅层(111或122)的方法之外，通过使用激光退火技术(使用了波长500℃~1000nm的激光的急热/急冷及局部退火技术)而在晶片背面形成高晶体缺陷密度为大于或等于4J/cm2，使用激光退火和其后的上述退火技术(900℃~1000℃下、氮环境中的热退火，以及500℃~700℃下、氮环境中的退火)，从而形成高晶体缺陷密度层(113b或热量不会传导至半导体基板的上表面这样的波长[0285]构成纵向构造(35)的第1缓冲层(15-1)及第2缓冲层(15-2)在高精度地形成晶片缓冲层(15-2)而导入的第2缓冲层(15-2)中的晶格缺陷的种类造成不良影响，成为对器件电极19或集电极电极20)后，实施第2退火工序，由此能够形成上述作为目标的第2缓冲层[0288]这里，第1缓冲层15-1和第2缓冲层15-2以满足如下关系的方式形成。第2缓冲层15-2的峰值位置设定为位于第1缓冲层15-1和第2缓冲层15-2的结部(Xj，nb1)的上侧(结部[0289]作为用于形成第1缓冲层15-1及第2缓冲层15-2的离子种类，对第1缓冲层15-1使过由后述的退火条件实现的施主化现象形成N层的扩散层形成工艺技术。除了离子注入之[0294]另一方面，由于在第2缓冲层15-2中形成的复合缺陷还存在使载流子的寿命降低时的工艺流程(如上所述，第2缓冲层15-2在形成第1缓冲层15-1后通过离子注入和退火技缓冲层15-1及第2缓冲层15-2是使用退火技术彼此不同的方法而[0295]在图82中示出通过图80所示的形成第2缓冲层15-2的两种工艺流程(工艺A及工艺子注入工序位于用于形成第1缓冲层15-1的离子注入工序前的工艺B中，陷阱B的比率大于[0296]在图83中示出对第2退火工序的退火温度进行了研究的结果，在该第2退火工序中，通过工艺A形成用于将第2缓冲层15-2内的晶格缺陷中的陷阱B的比率控制为作为目标在通过工艺A将第2缓冲层15-2内的晶格缺陷中的陷阱B的比率控制为1555％的基础上，陷阱A及陷阱B的通过PL法进行了解析时的PL强度和退火工序的退火时间之间的关系。器件性能方面考虑，为了满足式(2)所示的寿命而降低陷阱A及陷阱B的缺陷密度这一作法冲层15-2内的晶格缺陷中的陷阱B的比率控制为1555并且为了减小陷阱A及陷阱B-+124b高晶体缺陷密度层。