CPO行业深度报告：CPO开启光路通信新格局

1/31报告日期：2026报告日期：2026年06月27日——CPO行业深度报告o全产业链迭代落地，CPO光电共封装赛道成长逻辑明确、行业空间全面打开CPO（光电共封装）作为AI数据中心光互联颠覆性技术，彻底打破传统可插拔光模块功耗、密度、带宽三大物理瓶颈，是下一代超高速算力网络的核心演进方向。行业技术迭代路径清晰，完成从传统可插拔光模块、LPO线性可插拔、NPO近封装光学向CPO共封装光学的逐级升级，通过毫米级光电集成路径，大幅降低传输功耗、压缩信号延迟，高度适配1.6T、3.2T及以上超高速网络算力需求。当前AI集群算力爆发成为核心驱动，全球头部云厂商、芯片厂商加速落地CPO技术迭代，行业商业化进程持续提速。据行业测算，全球CPO市场将保持38.6%的高复合增速，2032年达约百亿元规模，行业长期成长空间广阔，是算力新基建核心增量赛道。oCPO渗透率加速上行，上游核心芯片与先进封装赛道价值量集中、确定性最强从产业链成本拆解来看，CPO整机价值高度集中于上游核心壁垒环节，其中硅光PIC集成晶圆、ELS外置光源、2.5D/3D先进封装三大板块合计占据超75%成本份额，是产业链核心价值高地。同时，超算数据中心、高端云计算等下游高景气场景持续扩容，叠加1.6T产品逐步规模化量产、3.2T技术持续迭代，行业量价齐升逻辑明确。目前国内CPO产业链加速国产替代，中游封装制造具备全球产能优势，上游核心芯片、高端光电组件替代空间巨大，赛道红利持续释放。o上下游技术协同迭代，新材料+高端检测设备构筑中长期核心成长曲线CPO行业短期看封装量产落地，中长期看技术革新迭代，薄膜铌酸锂材料升级、光电一体化精密检测设备突破成为行业未来核心增长引擎。传统硅光调制器受物理性能限制，无法适配超高速率传输需求，薄膜铌酸锂凭借超高带宽、低功耗、低损耗的核心优势，成为1.6T/3.2T时代的主流技术路线，目前正从实验室研发向工业化量产过渡，技术突破后将打开行业全新成长空间。同时，CPO量产对纳米级光纤对准、多模态光电同步测试要求极高，传统测试设备无法适配量产需求，高端自动化测试设备、精密耦合设备需求持续爆发。叠加2.5D封装规模化量产、3D堆叠封装2027-2028年落地迭代，产业链技术壁垒持续抬高，核心软硬件、新材料、检测设备企业有望持续受益行业升级红利。建议关注：上游材料及元器件光材料与调制器：云南锗业、天通股份、光库科技光芯片：光迅科技、华工科技、源杰科技、新易盛、博创科技、仕佳光子、永鼎股份、长光华芯、跃岭股份光器件：天孚通信、太辰光插芯：仕佳光子、太辰光、三环集团设备：罗博特科中游光通信CPO：中际旭创、新易盛、华工科技、光迅科技、剑桥科技、联特科技光引擎：天孚通信LPO：新易盛、中际旭创、剑桥科技、华工科技liuwenshu03@stocke.c2/31请务必阅读正文之后光纤光缆：长飞光纤、亨通光电、中天科技、烽火通信、通鼎互联、永鼎股份、特发信息光纤涂料：飞凯材料o风险提示市场需求不及预期、技术迭代不及预期3/31请务必阅读正文之后正文目录 51.1核心特点及优势 1.2从铜到光的演进历史 1.2.1传统可插拔光模块 71.2.2LPO（LinearPluggableOptics-线性可插拔光学器件） 91.2.3NPO（NearPackagedOptics-近封装光学器件） 1.2.4CPO（Co-PackagedOptics-共封装光学 1.3市场规模及未来前景 142.1可插拔光模块结构拆解 2.2LPO结构拆解 2.3NPO结构拆解 2.4CPO结构拆解 203.1CPO封装 213.2CPO调制 243.3CPO测试 26 29 294/31请务必阅读正文之后图1：CPO交换机内部示意图 图2：CPO共封装光学原理图 图3：传统可插拔光模块内部结构图 图4：传统可插拔光模块技术演进 9图5：LPO与传统可插拔光模块结构对比 图6：NPO内部结构图 图7：CPO封装深度演变 图8：CPO产业链全景图 图9：光模块分拆 图10：NPO光互连系统示意图 图11：CPO光互连系统示意图 20图13：EIC测试与PIC测试对比表 27图14：V93000-Triton光子测试方案工作图 28图15：泰瑞达与ficonTEC推出的双面晶圆探针测试生产系统 28表1：MZM、MRM、EAM全方面对比 255/3l请务必阅读正文之后的免责条款部分CPO（Co-PackagedOptics，光电共封装）是一种前沿的光通信封装技术。其核心在于打破传统的分立设计，通过高密度封装工艺，将原本独立的光学引擎（负责光电转换）与交换芯片（或其他计算芯片，如ASIC）紧密集成在同一个基板或插槽上，从而构建出一个高度一体化的单一封装体。CPO交换机则是这一技术的典型应用载体。它直接将交换芯片（ASIC）与执行光电转换的光学引擎合并进行制造。作为CPO技术最核心的落地形态，CPO交换机代表了未来超高速数据中心网络设备演进的重要方向。CPO交换机主要由交换芯片ASIC、OE光引擎（含PIC）、ELS外置光源、柔性光背板、MPO连接器等部件组成：交换芯片（整机核心调度大脑全网包转发、路由调度、PAM4信号均衡/FEC纠错；LPO/传统模块里DSP的功能集成进ASIC内部硬核（这一点也是为什么在迭代过程中，LPO等产品可以去掉DSP芯片的核心原因，其功能被集成到CPO的交换芯片中以此ELS外置光源：核心包含CW-DFBInP芯片（即光源）、保偏硅透镜阵列（校准光束，耦合进保偏FAU）、保偏FAU光纤阵列（多通道固定保偏光纤，输出线偏振光束）。集中外置光源的核心是为了替代传统方案中上百颗的EMLInP芯片，CPO架构中仅需要用到少量大功率CW-DFB替代。OE光引擎：包含两大核心板块，即发射光路和接收光路，其中发射端含调制链路，接收端则主要是将光信号转为电信号，再使用硅透镜聚焦，传输至光电探测器端。Shufflebox柔性光背板：主要由柔性基材薄膜+阵列光纤束组成，在CPO内侧，通过保偏柔性光纤段，连接面板ELS光源与机箱内部OE共封装基板，在外侧则由普通单模柔性光纤阵列，从OE光引擎引出，对外连接服务器、上层Spine交换机。保偏光纤组件：主要包含保偏单模光纤等，实现ELS→OE光引擎之间的传输光路，通常在ELS末端，即光源与保偏FAU耦合之后，末端会做成保偏MPO（多通道光纤插拔连接器）6/31请务必阅读正文之后由于AI算力的高需求以及数据中心光互连领域的深度发展，数据中心光互联从传统可插拔光模块向LPO、NPO、CPO逐级演进。通过缩短信号路径、提升集成度，以应对高速场景下的功耗、延迟、密度挑战。具体驱动因素包括：高速模块信号劣化：早期光模块光引擎距离交换芯片很远，电信号在PCB中走线很长，在高速尤其是800G光模块等场景下，PCB走线过长造成信号劣化，形成传输瓶颈。数据处理需求激增：随着数据速率不断向更高速度和更复杂的调制技术发展，铜I/O正接近极限，需要重新考虑设备和封装架构，以应对在将高速信号从ASIC传输到前面板时出现的技术和经济挑战。带宽及速率要求快速提升：可插拔光模块诞生于铜缆信号衰减带来的传输瓶颈。传统铜互连单通道速率提升不足10倍，有效传输距离却大幅缩减90%，此约束源于电学传输物理极限，而非铜介质性能不足。核心解决路径思路明确：通过极致缩短电信号传输距离，克服铜缆长距传输损耗问题。这个逻辑催生了从可插拔到CPO的整条演进路线。CPO方案可显著降低功耗，提升性能和信号完整性，具体表现如下：功耗降低：CPO技术通过将光引擎与交换芯片共封装在同一基板上，缩短了电信号传输距离。高密度、高性能集成：CPO的实现高度依赖于2.5D/3D等先进封装工艺，以在微观尺度上实现光电芯片的高密度、高性能集成。核心工艺包括通过微锡球直接连接芯片与基板的倒装芯片。网络韧性与能效优势：现有可插拔光收发器能效约20pJ/bit，连接器布线限制带宽密度≤0.1Tb/s/mm；CPO取消DSP，能效可达5pJ/bit，基板精细布线实现最高1–2Tb/s/mm带宽密度。7/31请务必阅读正文之后早年电信号走铜缆，频率越高、距离越长，损耗、串扰、电磁干扰越严重，铜信号的传输主要是用于上世纪60–70年代长途干线、城市骨干网，能传多路语音、早期低速数据，但是短板也非常明显，距离一长信号大幅衰减、要每隔几公里加放大器；电磁干扰大；带宽上限很低；线缆又粗又重，铺设成本极高。光纤技术突破，70年代开启替换序幕：自1970年康宁拉出第一根低损耗石英光纤，全球光通讯之路才正式拉开帷幕；1977年全球第一条商用光纤通信线路在美国落地，短距离试点；70年代末、80年代初，运营商开始小范围用光纤替换城市局间铜缆。此时只是短途局内替换，超长跨省干线主力依旧是同轴铜缆。90年代：长途骨干大规模“铜转光”：伴随光纤量产成熟、激光器成本大幅下跌；单根光纤带宽碾压铜缆，一根光纤承载几万路电话，同轴电缆远达不到；同期，国内国外实现同步切换，欧美90年代中期基本完成跨省长途干线光纤化；中国1993年开通第一条大容量长途光纤干线，90年代后半期全国骨干网全线淘汰同轴铜缆；到1999年，全球长距离电信主干几乎全部变成光纤，远距离铜缆干线彻底退出历互联网时代加速铜转光节奏：2000年前后：机房之间、城域数据互联，长距离（几百米以上）逐步弃用粗铜同轴；10G网络普及（2010年前后高速信号只要超过几十米，铜电缆（DAC高速铜缆）性能快速跳水，百米以上稳定传输只能用光模块+光纤；400G/800GPAM4高速时代（2020至今224G高速信号铜缆极限只有几米～十几米；只要跨机柜、几十米距离，铜线完全扛不住波形畸变，强制全部用光互联。但是早期光通讯也存在一定的问题，比如早年交换机、传输设备没有统一光学接口，每家厂商自己做内置发光接收组件，光引擎焊死在交换机主板上。一旦光路损坏，要整机拆机、动主板维修，维修难度极大，甚至整台板卡报废；同时，厂商各自私有方案，无法跨品牌替换，供应链单一、议价能力弱。为解决这一问题，行业同意推出了制定标准，在此背景下，光模块的制式才正式定型。1.2.1传统可插拔光模块可插拔光模块是一种收发器，这意味着它可以通过光纤发送(Tx)和接收(Rx)数据。收发器的一端插入交换机，另一端连接到光纤。在光纤端，数据以光信号的形式传输。在交换机端，数据以与交换机专用集成电路（ASIC）兼容的电信号的形式出现。因此，收发器的主要作用是在光域和电域之间转换数据。可插拔光模块具有两个子系统：光引擎与电引擎。光引擎负责光信号处理：借助光电二极管捕捉入射光子，并将其转化为对应电流，把光纤传输的光脉冲转换为模拟电信号。此外，该单元还承担光耦合、光路校准、多波长系统滤波等工作，并会对模拟信号做初步处理，再将信号传递至电引擎。电引擎一方面对信号进行整形还原，输出交换机ASIC可稳定解析的标准数字信号；另一方面处理待发送的电信号，为再次转换成光信号做准备。它会放大光电二极管输出的8/31请务必阅读正文之后模拟电流，通过时钟数据恢复提取时序信息，利用信号均衡补偿传输失真与频域损耗，同时完成前向纠错解码，实现数据比特错误的检测与修正。传统可插拔光模块具有以下优势：光模块与交换机分离：只需设计一个专用集成电路(ASIC)即可支持多种光传输距离、速度和光纤类型。在更换不同厂商产品时更加便捷。灵活性与可维护性：将光学元件置于封装之外可以简化制造工艺、散热设计、互操作性和现场维护。同时，可插拔光模块的限制与缺点包括功耗高、延迟大、带宽瓶颈等。可插拔光模块近期的技术演进主要表现如下：2024年推出800G(8x100G)模块，2026年量产1600G(8x200G)模块，2028年预期推出3200G(8x400G)模块，每一代技术都将前面板密度翻倍，同时降低成本和功耗，满足数据中心互连带宽需求的指数级增长趋势。三大进化方向主要为：低功耗线性接口(LPO)通过去除DSP可将1600G-DR8功耗降低2/3；向硅光平台的转型带来更低的成本、更高的良率和可靠性；通过减少4倍激光器数量（1600G-DR8从8个减至2个）进一步降低成本。为满足每年1亿+高速光模块的生产需求，产业正大力投资高容量制造流程自动化。9/31请务必阅读正文之后由于内部的数字信号处理器（DSP）对于均衡信号时序需产生大量电力消耗，以及重新定时引入的额外延迟，提高收发器成本，产业界在保留可插拔物理形态前提下，对可插拔光模块进行了优化，探索了通过精简内部信号处理组件来降低功耗的过渡方案，即LPO（线性可插拔光学器件）。1.2.2LPO（LinearPluggableOptics-线性可插拔光学器件）传统可插拔光模块采用数字信号处理器（DSP）来均衡和重新调整铜走线链路前后的信号时序，进而补偿铜走线产生的噪音。但此方案会消耗大量电力，功耗增大，并且会通过重新定时引入额外的延迟，提高了收发器的成本。因此，LPO方案进而推出。LPO的思路最为直接，移除光模块里最耗电的DSP（占40-50%功耗）。效果立竿见影：模块功耗从15-18W降到7-9W，延迟从纳秒级降到皮秒级，成本低20-40%。而且保留了可插拔形态。LPO相较于之前的传统可插拔光模块具有以下优势：收发器功耗与延迟降低：由于通过取消DSP，内部结构得以精简，信号处理功能转移至交换机处，整个收发器的功耗和延迟显著降低。LPO能使功耗降低约40%至50%，延迟可能降低75%。成本效益：取消DSP（该芯片占传统模块物料清单成本的20%至40%）可带来显著成本节约。维护与兼容性：LPO保持了热插拔特性，并充分利用了现有的生态系统基础设施，从而简化了部署和维护操作。同时，LPO方案存在限制与挑战，例如传输距离短，不同供应商的模块产生兼容性问题，高传输速率下难以保持信号完整性等问题。10/31LPO方案虽然去除了DSP,但并未改变电信号长距离传输的物理路径。为从物理根源上解决高频信号衰减，光互联技术朝着近封装（NPO）的路径演进，通过把可插拔光模块移动至ASIC旁边的主板附近，旨在缩短光电转换点与交换芯片之间的电气距离，提高传输效率，减少损耗（SerDes最大插损容忍为15-20dB）。1.2.3NPO（NearPackagedOptics-近封装光学器件）NPO属于2.5D近封装光学架构，它借助高密度互联技术，将光引擎与交换机专用芯片等主控芯片紧密集成。其中光引擎由光子集成电路（PIC）、电控单元（EIC）和引擎基板组成，并通过FAU接口对接外部光纤。作为衔接传统可插拔光模块与共封装光学（CPO）的重要技术路线，NPO是行业过渡阶段的核心方案。NPO具有以下核心优势：维护便捷：光引擎支持独立更换，大幅降低数据中心运维成本，维护灵活便捷。技术成熟：可沿用成熟的可插拔光模块产业生态，研发及落地难度更低。散热友好：芯片与光引擎物理分离，能隔绝GPU高温对光器件的影响，散热表现更佳、系统运行更稳定。11/31兼容性强：同时可兼容现有服务器与交换机架构，升级无需大规模改动。成本可控：无需定制化封装工艺，整体成本和高端可插拔光模块基本持平。与此同时，NPO技术的局限性为性能存在上限、长期技术生命周期有限（被CPO取代）、以及PCB走线损耗，增加少量功耗等。当前行业正从传统可插拔光模块，经由NPO近封装光学逐步向CPO共封装光学演进。NPO作为关键过渡方案，兼顾成熟生态、成本与运维优势，补齐了现有架构的短板；待技术、工艺与配套产业链进一步完善后，行业将全面落地性能更强的CPO架构。NPO为一系列渐进式架构的统称，在实际应用中，它可以是置于主板或夹层板上靠近ASIC的光引擎，也可以是基于OpenCPX规范的插槽式组件。NPO甚至涵盖了将ASIC与光引擎通过插槽并置于同一基板的形态。这种多维度的定义导致不同NPO变体在系统可维护性、芯片良率及供应链产值分布上存在巨大差异。为了将封装架构效率继续提高，且由于高端封装、散热、高速互联等配套技术逐渐成熟的驱动，性能、集成度更具优势的CPO方案（共封装光学）出现。CPO直接将光引擎移入交换或算力ASIC的封装边界内部，集成于同一基板或中介层上。根据OIF推出的3.2TCPO实施协议，该规范明确了100G电通道下3.2Tbps共封装模块的光电机械细节，其边缘带宽密度可达约140G/mm。在光源选择上，为了避免高功率激光器的高温与ASIC叠加带来的散热及维护灾难，市场已逐渐倾向外部激光源（ELS）策略。OIF确立了ELSFP前面板可插拔光源标准，利用盲插光连接器实现激光器的现场热更换与多路高功率集中供光。1.2.4CPO（Co-PackagedOptics-共封装光学CPO即共封装光学技术，是将光引擎、光模块与ASIC、GPU、CPU等交换及计算芯片集成封装在同一基板的光电融合方案。其核心价值在于大幅压缩电信号传输距离，将传统厘米级链路缩短至毫米级，彻底打破传统可插拔光模块在带宽、功耗上的发展桎梏。传统架构里，交换芯片、GPU布置在PCB板中心，光模块则设于设备面板端口，两者依靠长达数十厘米的走线传输电信号。随着传输速率提升，信号完整性损耗与功耗问题会持续加剧。而CPO借助硅中介层、芯片桥接等技术，实现光引擎与ASIC的芯片级互联，把信号路径缩短至毫米级别。这不仅支撑单通道速率向112G、224G持续升级，更能让整体功耗相比传统可插拔方案下降50%以上。根据封装深度，CPO可分为三种形式：A型（2.5D封装光引擎和ASIC安装在同一封装基板上，电气连接长度约为10厘米或更短。B型（先进2.5D芯片封装采用晶圆级封装技术，以提高封装密度和信号传输效C型（3D封装实现光电芯片的垂直堆叠，将互连路径缩短至毫米级。这是CPO架构中最高级别的集成技术。CPO的技术优势具备带宽速度以及低功耗。过去12年间，数据中心的网络交换带宽提升了80倍，而交换ASIC芯片和硅光引擎（光学器件）在同一高速主板上协同封装，通过使光学收发器更接近ASIC芯片来优化功耗，无需使用耗电的复位时器和光学信号处12/31由于GPU算力增长远超光互联带宽增长，CPO能解决高带宽密度和极低功耗的终极矛盾，用于支撑未来万卡级AI集群，并成为未来极致性能的终极方向。英伟达正与台积电深度合作，采用微环调制器（MRM）方案，重塑数据中心互联新格局。但由于成本较高，良率较低，维护与标准存在兼容性等问题，CPO的规模化应用处于起步阶段，暂时无法替代供应链成熟，成本可控，维护友好的NPO结构。根据QYResearch调研统计，2025年全球共封装光学（CPO）市场销售额达到了7.67亿元，预计2032年将达到96.2亿元，年复合增长率（CAGR）为38.6%（2026-2032）。CPO产业链呈现典型的金字塔式上下游结构，整体呈现海外领跑、国内加速追赶替代的竞争态势。海外以博通、英伟达为核心，具有交换芯片、光芯片等核心产品，同时主导行业标准制定，构筑起极高技术壁垒。国内市场中，中际旭创、新易盛、天孚通信构成行业第一梯队，在1.6TCPO模块及光引擎领域具备突出竞争力；光迅科技、华工科技则聚焦高端芯片研发与技术攻坚，持续缩小与海外企业的差距。13/31CPO产业链上游以光芯片、DSP电芯片、光学组件及封装基板等核心器件为核心，技术壁垒高、研发周期长。目前高端光/电芯片仍由海外厂商主导，国产替代进程正加速中游聚焦CPO光引擎、共封装、耦合与测试环节。以新易盛为代表的头部企业已实现规模化量产，并深度绑定海外AI大客户。下游需求集中于AI交换机、服务器、云厂商及算力中心。伴随AI算力需求爆发，高端CPO加速渗透，2026年起进入规模化落地阶段。国内方面，政策持续加码，推动CPO产业高速发展：从工业强基预研、“十四五”数字经济规划明确战略定位，到东数西算工程创造应用场景、国家标准统一技术路线；2025年政策全面升级，将CPO列为算力新基建必选技术，强制智算中心适配并设定国产化硬指标，构建全链条政策支撑体系，助力CPO从技术验证迈向规模化商用。依托相关政策及良好发展环境，国内CPO产业链加快技术攻坚与产品布局。上市光模块企业布局相关研发，并收获阶段性成果。相关企业深耕大功率连续波光源、特种光纤连接器等关键器件，补齐了国内产业短板。14/31设备端层面，国内企业借助并购、技术合作等方式，掌握了先进的硅光耦合与封装技术。网络设备厂商（例如腾讯）紧跟行业趋势，推出自研CPO交换机。目前，国内已初步搭建起覆盖核心器件、光模块到系统设备的完整产业链，为参与全球竞争筑牢根基。2从可插拔光模块到CPO产业链全解光模块的构成部分主要由连接器、TOSA、ROSA、TIA芯片、DSP芯片以及光接口，从光信号的发射链路来看，光信号的传输路径主要是电信号通过交换机的ASIC输出，信号通过金手指，进入DSP芯片之后完成PAM4编码，然后电信号经过TIA芯片放大该信号，提升灵敏度送入TOSA，然后经过TOSA内部透镜耦合，送入光接口。从光信号的接收链路来看，光信号耦合进入ROSA，内部光信号转化成电信号，然后经过TIA芯片提升灵敏度，再放入DSP芯片还原数字信号再通过金手指传回至交换机中。从光路传输流程来看，整个光模块价值量最高的地方聚焦在DSP芯片，其核心功效是将高速的PAM4信号在经过铜线或者光纤传递后失真的波形修复，是高速光模块能够修复的基础，同样也是整个光模块中能耗大户。其核心工艺主要是基于硅基CMOS。其次，则是TOSA，即发射光次组件，里面包含了最核心的EML激光芯片，光隔离器、耦合透镜组、背光监控PD以及相关连接和隔离材料。它是电光转换的源头，直接决定模块的输出光功率、消光比、波长稳定性、调制带宽等核心光学指标。其中几个主要的核心部分包括1、衬底材料-磷化铟衬底、砷化镓衬底：衬底是半导体器件制造过程中用于支持和构建其他功能层的基础材料，可通过气相外延生长等技术在其表面生成相应材料和结构。目前光模块中所需光芯片通常以Ⅲ-Ⅴ族化合物为衬底材料。按照材料划分，光芯片衬底主要包括磷化铟（InP）和砷化镓（GaAs）两种体系。a)其中GaAs衬底主要用于制备VCSEL芯片，用于多模光模块中，应用场景为短距离光互联；b)InP衬底则是用于制备CW、DFB、EML等边发射激光器芯片和PIN、APD探测器芯片的核心原材料，主要用于单模光模块中，应用场景更为广泛。15/31光模块是InP衬底下游最主要应用器件。受益于人工智能驱动的数据中心建设，全球光模块需求持续增加，据Yole预测，2026年全球光模块器件InP衬底市场规模将达到1.57亿美元，约占全球InP衬底市场规模的77.7%。2、激光器芯片-VCSEL与CW激光器：a)VCSEL激光器：主要用于短距离通信，属于直调脉冲光源，电信号直接改变注入电流大小，光强同步变化，一边发光一边被电流信号调制，无额外独立调制器。具有体积小、耦合率高、功耗低、易集成、价格低等优势，主要适用于服务器直连TOR交换机、同一机架内超短距互联。b)EML激光芯片：本质是同一块InP芯片上，单片集成了一套DFB激光光源+一个EAM电吸收调制器，二者是一体不可拆分的裸芯片。内部激光器部分（DFB连续光源芯片后半段是标准CW-DFB结构，工作时给DFB通恒定直流电流，全程稳定不间断输出连续激光，这就是EML内部的激光器，只负责平稳出光，本身不做信号调制。芯片前半段是独立EAM电吸收调制区，和DFB发光区做电隔离；高速PAM4电压信号加载在EAM两端，像高速光闸门一样，对DFB送来的连续激光做强弱开关调制，把数字信号刻印到光束上。主要适用AI算力集群中长距TOR↔Spine、数据中心跨机房、长距DCI互联。3、调制器-调制器就是高速电控遮光开关/调光闸门，激光光源只会稳定输出一束不变的亮光，本身不会自己闪烁、不会携带0和1的数据；调制器夹在光源和光纤中间，用电信号快速挡住、透过激光，把电信号翻译成光信号，目前主要由三类主流的调制器（电信号控制）a)EAM电吸收调制器：与和DFB做在同一块InP芯片，形成EML芯片，其原理是给EAM加电压，材料瞬间变得能吸光；撤电压，材料透光。等于电控吸光闸门。b)硅光调制器（MRM微环/硅MZM其原理是电压改变硅的折射率，改变光路干涉状态，控制输出光强大小。c)薄膜铌酸锂MZM调制器：其原理是铌酸锂电光效应极强，极小电压就能大幅改变光路相位干涉。调制器并非是绝对需要的，当传输距离很近（百米内）同时单通道速率不算极端高的时候，可以采用直调方式，即靠忽大忽小电流让激光明暗闪烁：电流一变，芯片温度、激光波长就跟着小幅晃动。但是当距离一拉长，波长漂移、信号失真会被光纤放大，远端接收识别不了0和1。对于当下800G、1.6T的高速光模块而言，带独立调制器是绝对主力，主要有EML和硅光两种形态，例如1.6T单模光模块的光信号可由8颗200GEML产生，也可由8通道的硅光芯片PIC（每通道200G）产生。3.2T光模块中单通道光信号调制速率需达到400G，对调制器的性能要求进一步提升。铌酸锂调制器以其高速率、低功耗、高信噪比等优点，广泛应用于超高速干线光通信网、海底光通信网、城域核心网等领域。大尺寸光刻技术、超低损耗波导加工工艺和异质集成等关键技术，推动了薄膜铌酸锂调制器的发展，使其得以支持1.6T和3.2T高速光模块应用。相比磷化铟、硅光和传统的铌酸锂等材料，薄膜铌16/31酸锂具备超高带宽、低功耗、低损耗、小尺寸，以及可实现晶圆级大批量生产等突出特点，有望以更优路径实现单波400G的调制，从而迎来导入机遇。4、激光驱动芯片（LDDriver给激光器提供可调电流，把电路板来的高速数字电信号，转换成激光器发光强弱变化，完成电→光调制发射。在DML直调激光器（DFB/VCSEL）中，为其提供直流偏置电流，让激光器稳定处在发光阈值之上。在EML电吸收调制激光器中，让光源DFB持续恒定发光，同时实现高速开关调光，稳定电压。5、隔离器：DFB是谐振腔结构，依靠腔内稳定光场实现单一波长输出。它只允许光信号沿一个方向通过，同时有效阻断反向传输的光。尤其对于DFB而言，对于反光的敏感度高，因此隔离器的主要功能是在光路中以非互易的方式隔离反射光，避免后向传输光（如反射光）干扰激光器及其他光学元件，从而提高系统的稳定性和可靠性。隔离器作为光通信中关键的无源器件，其核心工作原理依赖于偏振片与法拉第片的组合。第三大主要模块则是ROSA，接收光组件，是光模块里负责接收光信号的核心一体化元器件，其中主要包含了光探测器和TIA跨阻放大器裸片。1、光探测器：PIN和APD光电二极管：光探测器（PD）负责将入射光转为电流信号，直接决定接收灵敏度，常用类型为PIN和APD光电二极管。PIN线性响应快但无增益，多用于短距高速模块，其PIN-PD阵列带宽50~100GHz，可匹配PAM4速率；APD在PIN基础上增设高电场增益区，通过雪崩倍增提升灵敏度，带宽更高、低光检测能力强，适用于远距离或低信号功率场景。2、TIA跨阻放大器裸片：光线打在探测器上生成的光电流只有微安甚至纳安级别，这个弱电流直接送到PCB、DSP会被线路噪声完全淹没，设备分辨不出0/1信号。TIA是链路第一级放大，前端噪声后续电路无法修复，必须这里低噪声放第四块则主要是分别应用于TOSA和ROSA中的无源光器件（即光路与连接层）包括透镜、连接器、分路器、波分复用器等。波分复用器：分为合波器和解波器，分别用在TOSA和ROSA端，波分复用器是实现不同波长光信号合路、分路的光器件，可将多种波长的光信号整合至单根光纤中传输，也能将光纤中传输的多波长混合光信号还原分离为单一波长信号。透镜：在TOSA和ROSA端讲光束聚焦。多用硅基透镜为主。连接器：套圈、连接器本体，耦合与固定器件。LPO结构与可插拔光模块相似，但是逐步开始做减法，首先移除了信号恢复电芯片（CDR/DSP并引入了高线性度的电芯片（LinearDriver来代替驱动芯片（Driver高线性度跨阻放大器（LinearTIA）来代替放大器（TIA/LA）。高线性度电芯片（LinearDriver在LPO架构中，LinearDriver充当高保真（Hi-Fi）线性放大器的角色。它的主要任务是接收交换机（Switch）ASIC芯片传来的高速模拟电信号，并使其输出电压随输入信号保持绝对的线性比例变化，随后直接驱动调制器。由于去除了CDR（时钟数据恢复）等非线性重构（Retiming）环节，LPO的发射端属于纯模拟的透传机制（Non-retimed）。为了弥补信号在主板走线上的物理衰减，LinearDriver必须17/31前置集成CTLE（连续时间线性均衡）功能，在模拟层面对电信号的高频成分进行精准的衰减补偿和预放大。与传统Driver的对比：传统光模块中的Driver只需要做非线性（饱和）放大。因为在传统架构下，Driver的上游有强大的DSP或CDR芯片护航，DSP已经把信号纠错、整形得非常完美了，Driver只需要负责把电信号放大到能触发激光器的阈值即可，自身不具备任何信号恢复能力。高线性度跨阻放大器（LinearTIA在接收端，来自光纤的光信号经探测器（PD）转为微弱电流后，首先进入LinearTIA。它的核心功能是进行极高线性度的电流-电压转换与模拟放大。为了确保传输回交换机ASIC的模拟信号不失真，LinearTIA内部集成了专用的模拟均衡（Equalization）电路（如微型电学均衡器）。该功能可以在不将模拟信号转为数字信号的前提下，直接在模拟域对光电转换后的高频损耗进行线性补偿，从而输出一个足够干净、符合线缆传输要求的模拟电压信号。与传统TIA的对比：传统光模块的接收端通常采用“TIA+LA（限幅放大器）”的组合。传统TIA同样负责弱电流放大，但随后的LA则是非线性的，它为了追求高判决轨到轨输出，会人为地把信号的边缘切齐（Limiting这会彻底破坏信号的模拟线性特征。传统架构之所以敢这么做，是因为最下游有DSP芯片通过数字算法（如FFE/DFE均衡）来做终极兜底。而LPO移除了DSP，因此LinearTIA必须兼顾放大与模拟均衡双重职责。NPO（近封装光学）结构同样将DSP从内部结构中移除。此时产品形态上已完全不同于传统可插拔光模块和LPO，而是将光引擎组件直接焊/插在交换机主板ASIC旁（1–5cm距离）。同时，它移除了模块内的TOSA激光器以及ROSA离散探测接收件，取而代之的是：ELSFP外置光源模块、直接作为电芯片（Driver/TIADie）贴装底座的硅光PIC集成晶圆、FiberArray高密度光纤阵列，以及OIF标准盲插光学连接器。图10：NPO光互连系统示意图由于NPO不再具备原有的产品形态，而是与交换机主板连接在一起，在此背景下，交换机的ASIC需要承载整机数据转发、SerDes高速信号输出、承担原DSP的均衡等功能。同时在ASIC芯片周围1-5cm的范围内均匀排布多颗Socket，以此机械固定光引擎。对于NPO本身而言，则需要增加Substrate（小型载板/基板它是一块高密度有机PCB积层板材，是一块承载底座，本身不具备任何光电转换、发光、调光能力。作为物理底座，将PIC裸片、EIC（DriverDie、TIADie）平铺固定在上面。18/31硅光PIC集成晶圆（SiPhPIC传统光模块内是一颗颗离散的光芯片和无源器件拼装的。NPO为了把体积做小，新加入了基于CMOS晶圆工艺制造的硅光集成芯片，即在一块硅基晶圆上，通过微纳刻蚀工艺，直接把调制器和PIN探测器全部“印刷”在同一颗硅芯片上，实现光路的超高密度单片集成。其核心实现了光与电的转换，包含了调制器、探测器以及光栅、耦合器等无源光器件。EIC则集成了两大独立的晶粒，分别是LaserDriverDie和TIA，其功能依然聚焦于放大电压给到PIC中的调制器以及接收微弱光电流，线性转换成标准高速差分电压信号，回传给ASIC。核心区别在于安放的载体不同，以及前端的电链路长度不同，芯片工作压力有区别。ELSFP（ExternalLaserSourceFuturePluggable，外置激光源小型插拔模块激光器被做成了独立的盲插模块，放在交换机前面板（冷凉处）专门发光，通过光纤把光接给核心区的NPO光引擎。高密度光纤阵列（FA，FiberArray）、盲插（Blind-Mate）光学连接器：传统光模块只需用手把光纤跳线插进模块尾部的LC或MPO接口就行了。但NPO光引擎固定在主板内部，它需要两组光纤：一组把外面ELSFP的光引进来，一组把调制好的光引出去丢给外部网络（如Molex协同OIF标准新推的ELSFP盲插互连系统）。CPO技术的核心思路是把光引擎（含激光器、调制器、探测器）直接用2.5D/3D先进封装集成在交换芯片或ASIC同一基板上/封装内，电传输距离从厘米级缩至毫米甚至微米级。同时，依赖硅光子平台（PIC）在硅衬底上集成硅光芯片、电芯片（TIA/Driver通过Flip-Chip、混合键合封装成光引擎，再集成至CPO模块或交换机子系统。CPO的工作流程主要为发送端的电信号处理与接收端的光信号处理：发送端：EIC的SERDES接口接收ASIC的电信号，电信号经驱动电路放大为高摆幅驱动信号，驱动信号输入PIC的调制器（微环谐振腔是其中一种调制外部输入的激光（激光源把电信号加载到光信号上，光信号经PIC波导传出，由波分复用器件合波，再经光纤耦合器输出，微透镜阵列将发散光准直之后耦合进光纤阵列单元（FAU送入外部接收端：外部光纤信号经过FAU输入，微透镜阵列聚焦后耦合入PIC光栅耦合器，再经波导分光器分波，光信号由PIC光电探测器转化为微弱光生电流，送入EIC的跨阻放大器放大为电压信号，经SERDES接口还原为标准电信号，回传给ASIC。CPO相较于上述系列的产品形态最大的区别则是2.5D/3D高密度硅中介层(SiliconInterposer)，整个CPO封装最底层基底，ASIC、PIC、EIC全部倒装绑定在同一块硅中介层上，NP则无硅Interposer，ASIC在大主板、光引擎在独立小载板，中间靠Socket插座插拔连接，而CPO则取消Socket，ASIC和光芯片焊死在中介层一体封装，无独立插拔插座结构，CPO的主要核心结构如下：19/31图11：CPO光互连系统示意图ASIC芯片：交换机的核心大脑，核心功能是高速处理网络数据包。ASIC基板：承载交换机ASIC芯片，实现芯片与光引擎/主板高密度互联的核心载体，常被称为封装基板。ASIC基板按材料有硅基基板（硅中介层）、有机基板、玻璃基板。承载光引擎核心器件、实现光引擎与ASIC基板高速互联的专用封装基板，主要类型也是有机基板、硅中介层、玻璃基板。单独设置引擎基板可以隔离ASIC的热与应力干扰，避免影响PIC的光信号稳定性，且光引擎在CPO中是易损耗需升级的部件，若光引擎通过引擎基板和ASIC基板连接，可以实现光引擎的独立拆卸和更换。EIC（电子集成电路电子集成电路，是CPO光引擎的电子控制中枢，负责高速信号的驱动、放大、均衡、时钟恢复与控制管理。主要有三大模块：高速光电信号处理模块：衔接ASIC与PIC的核心信号处理单元。核心部件主要是驱动电路（放大ASIC输出的低压电信号）、跨阻放大器（把由PIC探测器将光信号转换而来的微弱光生电流转换为电压信号）、时钟与数据恢复（接收端的信号节拍器，让数据能被准确识别读取）、均衡器（补偿传输过程中的信号失真）、SerDes接口电路（实现与ASIC的高密度互联）。电源管理模块：提供稳定、低噪声的精准供电。控制与监控模块：保障链路稳定运控制与监控模块：保障链路稳定运行。PIC是光引擎的核心，核心任务是把EIC送来的高速电信号转化为光信号发出去，把收到的光信号转回电信号送EIC处理。核心构成包括光纤，光栅耦合器，光纤阵列单元（FAU波导，分光器，微环谐振腔，调制器，光电探测器（光电二极管微透镜阵20/31请务必阅读正文之后CPO产业链自上而下分为上中下游三大层级，上游为壁垒最高的材料与芯片的制造，中游为核心器件的封装与集成，下游为交换机整机与应用厂商。CPO制造工艺流程则为前道芯片制造检测、中道封装集成、后道测试验证。上游（材料与芯片主要包括激光光源（CPO核心增量）、光芯片（PIC/EIC）、硅光组件、光引擎/光模块、光纤与关键材料等。光芯片为产业链上游供需缺口明显、研发投入大，进入壁垒高的核心元件，对光通信系统的传输效率起关键性作用：在光通信系统中，发射端通过激光器芯片将电信号转换为光信号，通过光纤传输至接收端，接收端通过探测器芯片将光信号转换为电信号。光芯片分为有源光芯片和无源光芯片，成本占比通常在30%-70%。前道芯片制造流程主要为PIC-EIC三维键合。三维键合为整个CPO技术中最关键的环节。光子芯片和电子芯片堆叠在一起，需要用微凸块甚至无凸块的铜-铜混合键合。精度要求亚微米级，界面平整度取决于原子级的CMP抛光，洁净度标准也远高于传统封装。中游（光模块与核心器件封装产业链中游聚焦光模块核心器件的封装与集成。由于技术升级与测试精度和效率，硅光技术通过将硅光引入封装，解决高性能计算的功率传递、I/O瓶颈及带宽互连密度问题。随着CPO技术向更高速率（如1.6T、3.2T）演进，封装测试环节需适配技术升级，提升测试精度与效率。中道封装集成流程主要为光纤阵列耦合与主动对准：光纤与光子芯片的对接耦合精度，直接决定光路插入损耗指标，该工序需实现亚微米级六自由度光学主动对准，极小幅度的微米级偏移，都会引发光插入损耗急剧劣化；同时用于光路粘接固定的光学胶，需兼顾固化稳定性与高低温工况形变性，对配套光学材料、自动化工艺设备的适配稳定性提出极高门槛。21/31请务必阅读正文之后目前行业两大主流耦合封装方案优劣分明、各有适配场景：垂直光栅耦合工艺封装流程简易、光学对准容差更高，适配规模化晶圆级自动化量产，但耦合效率仅为-3dB~-5dB，带宽性能与偏振稳定性存在天然短板；水平端面耦合光路损耗优势显著，损耗可控制在-1dB~-2dB，有效带宽突破100nm，但工艺对准精度门槛严苛，量产难度大幅提升。下游（云计算、数据中心等应用层下游环节是CPO技术的最终落地场景，涵盖云计算、数据中心、5G通信、人工智能等领域，对数据传输速度和带宽需求持续增长，推动CPO技术广泛应用。AI算力集群内部数据交换量巨大，对低延迟、高带宽、低功耗的光互联解决方案提出刚性需求。CPO技术可应用于数据中心内部互联、服务器与交换机连接等场景，提升带宽密度并降低功耗。2025年交换速率达102.4Tbps时可插拔收发器将逐步淘汰。VR/AR等场景未来有望进一步激发需求。后道测试验证流程主要为系统级光电联合测试：CPO产品从晶圆到模组需要经历四次关键测试，包括PIC、EIC-PIC、OE级测试、先进封装模块级测试。第一阶段：PIC晶圆级测试（OWAT）—直流电学与光学基础测试，包括光功率、损耗、暗电流等基本光学参数测量。第二阶段：EIC-PIC晶圆级测试—调制功能测试（电光、光电、光光高速测试及第三阶段：OE级测试—全流程校准、直流测试、高速测试、光学回路测试及S参数测量。这是确认已知良好光学引擎（KGOE）的关键阶段。第四阶段：先进封装模块级测试—全系统功能验证与光学回路测试。当下CPO核心技术难点集中在封装、光调制、测试三大领域。其中封装是量产落地的首要阻碍。下文将介绍三种封装模式的发展历程及其局限性。2D封装的硬伤及CPO的存在意义基于2D封装的共封装光学技术涉及将光子集成电路（PIC）和电子集成电路（EIC）并排放置在基板或印刷电路板（PCB）上，并通过引线键合或倒装芯片技术进行连接。这种方法的优点是封装技术简单、复杂度低且经济高效，EIC和PIC可以分别采用不同的材料和工艺进行制造。但随着CPO技术向1.6T、3.2T及更高带宽的高密高性能需求演进，传统2D封装（利用常规分立基板进行并排放置及引线键合）的局限性便演变为其难以克服的硬伤。首先，2D平面布局使得光子集成电路（PIC）与电子集成电路（IC）之间的电互联链路过长，在高频下会导致极大的信号衰减与寄生效应，无法支撑超高速电信号的传输。其次，由于IC与PIC芯片材质不同，两者的热膨胀系数（CTE）不匹配，在平面横向排列时易产生应力集中，导致耦合光斑偏移，严重影响光耦合效率和系统长期稳定性。此外，高集成度带来的大面积平铺会导致整体良率大幅下降。综上所述，传统2D封装由于集成密度不足，从物理极限上无法满足未来高端CPO大带宽的需求。若无法跨越1.6T和3.2T的技术门槛，CPO相比于现有的800G传统可插拔22/31请务必阅读正文之后光模块将失去代际的核心技术优势。因此，必须引入更先进的2.5D或3D封装技术来打破这一瓶颈。2.5D封装为当前量产主力，但面临产能稀缺2.5D集成技术则提供了一种折中的方案，将EIC和PIC均倒装在中介层上，通过中介层上的金属互连PIC和EIC，中介层再与下方的封装基板或PCB板相连。这种方法通过使用微凸块或铜柱来减少EIC和PIC之间的封装寄生效应，从而实现更高的I/O连接，并能够进行更精细的布线以提高带宽。此外，中介层的使用允许加入波导层，从而增强光信号的重新分配并支持更好的信号完整性。在CPO设计中，光收发器（包括光源（激光器）和探测器）与电子芯片一起放置在同一个中介层上，形成一个紧密集成的系统。这种集成减少了对外部光电转换的需求，显著提高了功率效率、信号完整性和整体系统带宽。CPO利用2.5D封装的优势，其中光学和电子元件通过中介层上的高密度互连进行通信，从而最大限度地降低了信号路径的长度和复杂性。因此，CPO非常适合解决现代高性能计算环境中扩展数据传输速度和功耗的挑战，为超大规模网络中日益增长的光互连需求提供了有希望的解决方案。然而，当前AI与高性能计算芯片供应链的核心痛点，已经从研发层面能不能做出来演变为生产层面能不能交出货。市场上并非缺乏芯片的设计能力，而是卡在了极其稀缺的2.5D先进封装产能上。这种供需失衡的本质，是由前道芯片生产制造（流片）以及中介层复杂的晶圆级光刻、刻蚀工艺决定的。尽管2.5D封装是当下的量产主力，但面对未来更高密度的光电集成，行业已明确了向3D封装演进的时间线，预计在2027至2028年迎来规模化应用。例如台积电最新的SoIC多芯片堆叠技术。3D封装为2027-2028的技术演进趋势基于3D封装的CPO技术相比2.5D封装，它将激光器、光电探测器和调制器等光学元件以3D堆叠结构直接集成到与电子芯片相同的封装中。这种集成技术能够利用光互连实现高速数据传输，同时保持电子器件和光学器件在同一基板或中介层上紧密耦合。由于光学和电子器件通过短距离直接连接进行通信，3D堆叠技术能够实现紧凑的封装尺寸，并最大限度地降低信号损耗和功耗。通过将光学器件和电子器件共封装，CPO无需外部光电转换，从而提高了效率和带宽，并解决了数据中心、电信和人工智能系统等高性能应用中需要快速高效传输大量数据的挑战。这项技术对于下一代高速光互连至关重要，可以降低大规模系统中芯片间通信的延迟和功耗。与此同时，三种主流封装形式存在相同问题，主要为热管理、以及光电异质集成良率衰减导致量产难的问题：热管理：ASIC与光器件的温度敏感性冲突柜内CPO的核心矛盾是高密度集成带来的多物理场耦合极限，需在极小空间内平衡热、电、光三类约束，本质是高功耗ASIC与温度敏感光器件的物理属性冲突，包括热耦合矛盾、热膨胀失配、散热方案局限。热耦合矛盾：ASIC芯片功耗能达到1000W以上，工作时最高温度可达105-110℃。但光模块里的激光器、光调制器对温度要求极高：激光器需要稳定在25℃左右，温差不能超过0.1℃；光调制器温度升到80℃时，光学信号就会出现偏移，进而造成信号出错、网络中断。两类器件间距仅有1-3毫米，普通风冷根本挡不住热量传递，只能依靠液冷或隔热结构来改善；23/31请务必阅读正文之后热膨胀失配：硅光芯片和主流先进制程芯片的热膨胀程度不一样。设备经历-40℃到85℃的高低温循环测试1000次后，芯片之间的焊点开裂概率会超过30%。目前行业会选用金刚石铜这类导热能力极强的材料做缓冲，但这也让封装结构变得更复杂，整体成本随之上升；散热方案局限：传统半导体制冷方案单路功耗就超过4W，会陷入耗电越多、散热压力越大的恶性循环。如今主流的浸没式液冷，成本是普通风冷的2至3倍，同时还要攻克液体渗漏、器件被腐蚀等实际使用问题。光电异质集成良率低：影响CPO封装良率问题的原因主要有材料、设备以及工艺。传统光模块的材料体系是为独立封装设计的，而CPO要求将光学器件与ASIC（专用集成电路）芯片在同一基板上共封装，这对材料提出了“光-电-热”三重极致匹配的要求。光学耦合材料：传统空间耦合依赖空气，而CPO为了抗震和集成，大量采用折射率匹配胶水。难点在于，胶水在固化前后的收缩率、折射率随温度变化的漂移（dn/dT）必须与透镜及光纤完美匹配。任何不匹配都会导致插入损耗急剧增加。电介质材料：高频信号在离开ASIC进入光引擎时，基板材料的介电损耗（Df）必须极低。目前高端材料如味之素堆积膜，在应对224Gbps甚至更高速率信号时，其表面粗糙度对趋肤效应的影响成为瓶颈。热管理材料：激光器是“怕热”的，而ASIC是“发热大户”。两者间距从米级缩小到毫米级，传统导热垫片可能因贴合压力损伤脆性光学芯片。由于材料供应链不统一，可靠性测试标准缺失，在光学耦合、电介质、热管理三重要求下容易出现以上问题。CPO的耦合是物理极限的挑战。如果说传统光模块的贴装精度是微米级(μmCPO对多通道光纤阵列与硅光芯片光栅耦合器的对准精度，已经进入亚微米甚至纳米级。而由于贴片机/耦合机存在精度极限（通常在±1.5μm至±3μm但大于1μm的误差就可能造成3dB以上的损耗。而设备也同时难以处理24根甚至更多光线的阵列同时耦合。CPO的工艺不是简单的组装，而是将光路（脆弱）、电路（高频）、热路（高功率）强行整合在一起。光路工艺方面，分为外置激光器集成和内置激光器集成，外置激光器面临光纤阵列与激光器接口的高精度对准，且现场组装困难。内置激光器是III-V族激光芯片与硅光芯片的键合。由于两者晶格常数和CTE不同，键合界面极易产生位错，导致早期失效。电路工艺方面：为了实现极短的电连接，通常采用微凸点或铜柱将光引擎倒装焊在基板上。但焊接的温度（>250℃)和助焊剂的残留，可能会污染附近已耦合好的光学端面，或者导致光学胶水再次软化变形。热管理方面：如何将ASIC（比如500W）和光引擎（比如几瓦）的热量带走，且不能让光引擎处于高温。如果采用微流道液冷，流体的密封性、抗腐蚀性以及流道堵塞风险，都是全新的工艺难题。24/31请务必阅读正文之后其次，光调制也是CPO走向大规模量产及商用的关键一环（尤其对于当下800G、1.6T的高速光模块而言如果把激光器比作硅光芯片的心脏，那调制器就是"方向盘"——通过电信号控制光的强度、相位，把0和1编码到光上。没有调制器，光只是光，不是信号。调制器良率与带宽是决定CPO的性能，成本及规模化落地的重点。目前根据结构划分，CPO三种主流调制器类型主要为：马赫-曾德尔调制器（MZM）、微环调制器（MRM）和电吸收调制器（EAM）。马赫-曾德尔调制器（MZM通过将连续波光信号分成两个波导臂来编码数据，这两个臂的折射率通过施加电压来改变。当两臂重新组合时，干涉图样调制信号的强度或相位。马赫-曾德尔调制器是三种调制器类型中最容易实现的，并且表现出较低的热敏感性，减少了对精确温度控制的要求。同时，马赫-曾德尔调制器存在显著缺点。大尺寸形态因子，尺寸以毫米为单位（相比之下微环调制器以微米为单位是因为需要两个波导臂和一个组合区域。这消耗了更多的芯片面积，限制了可集成到光引擎光电子集成芯片中的调制器密度。微环调制器（MRM使用与一个或多个直波导耦合的紧凑环形波导。电信号改变环的折射率，使其谐振波长发生偏移。通过调谐谐振以与输入光波长对齐或不对齐，微环调制器调制光信号的强度或相位，从而将数据编码到光载波上。但其也存在显著挑战，微环调制器的温度敏感性可能高出10到100倍，需要非常精确的热控制系统，大规模设计和制造具有挑战性。电吸收调制器（EAMEAM的原理不同——不是靠折射率变化，而是靠吸收系数的变化。加电场时，Ge/GeSi材料的吸收边红移，产生强烈的吸收变化。两种实现机制：Franz-Keldysh效应（体材料）和量子限制Stark效应（量子阱）。25/31请务必阅读正文之后模集成根据材料来看，传统光调制器的主要材料为硅（硅基光调制器）。基于等离子体色散效应，这类器件在过去25年取得了显著进展，数据传输速率提升了三个数量级。现代硅基调制器可实现高达224Gb/s的4电平脉冲幅度调制(PAM4)，使用PAM8调制甚至可超过300Gb/s。但当光收发器要求波特率超过200+Gbaud时，这些器件的带宽难以满足需求。这一限制源于硅的固有特性：在避免过度光损耗的同时保持足够的电导率，这种平衡造成了不可避免的折衷。但由于CPO交换机在本质上是将光纤与交换机芯片直接焊在了一起。这种打破传统生态的激进变革，前期研发与沉淀投资极大。如果CPO最终展现出的性能仅仅停留在800G阶段，那么面对供应链极度成熟、成本低廉的传统可插拔光模块，CPO将彻底失去投资回报率与代际存在意义。CPO存在的理由，是向下兼容800G的同时，必须绝对垄断1.6T、3.2T乃至6.4T的下一代超高速率市场。因此，调制器结构与材料的代际蜕变，是CPO走向超高带宽的入场传统硅基调制器的局限推动了对替代材料和集成技术的研究。薄膜铌酸锂（TFLN）已成为1.6T和3.2T时代最瞩目的新一代战略材料平台。从性能上来说，依托铌酸锂材料本身的强线性电光效应（Pockels效应薄膜铌酸锂能在低驱动电压下实现大带宽、高线性度（高保真）的光信号调制，这使其适用于中长距离和高带宽的光传输应用，如骨干网、城域网等高速数据链路。此外，薄膜铌酸锂具有高折射率对比和良好的光场约束，可实现更高集成度，改善器件尺寸和功耗。面向未来，将薄膜铌酸锂（负责极致的高速调制性能）与硅光衬底（负责大规模低成本的光路路由）进行异质集成，是突破3.2T及更高带宽CPO方案中兼顾性能与可制造性的终极材料解虽然薄膜铌酸锂在理论性能上是通往3.2T时代的关键钥匙，但从公开的产业供应链数据来看，该技术目前正处于从实验室向大规模工业化生产过渡的阶段性断层期，并存在以下两个主要问题：工艺兼容性与流片良率：铌酸锂作为一种高硬度、脆性的压电晶体，其微纳加工工艺（如高深宽比的波导刻蚀）极难控制，容易在表面产生粗糙度，进而引发严重散射损耗。26/31请务必阅读正文之后更关键的是，如何将薄膜铌酸锂晶圆级地键合到标准的CMOS硅光标准衬底上（即异质集成异质键合技术目前在全球前道晶圆厂中仍属于前沿攻坚课题，量产流片的综合良率依然处于较低水平。供应链成熟度有限：目前，全球可提供高带宽薄膜铌酸锂调制器核心芯片的厂商极少，绝大多数产品仍处于客户端样品验证、工程小批量试制及特定领域（如部分头部AI芯片供应商的定制化定制方案）的微幅量产阶段。尚未建立起类似于传统硅光或可插拔光模块那般全球化、标准化且具备高产能弹性的供应链。CPO产品从晶圆到模组需要经历四次关键测试，包括PIC、EIC-PIC、OE级测试、先进封装模块级测试。而测试中存在的主要挑战为数据中心需求激增（功耗与速率的压力）、光纤对准精度、生产可扩展性以及额外的技术挑战。数据中心需求激增：将光子集成电路与电子集成电路集成到共封装光学（CPO）中，需要在封装级测试（亦称最终测试）具备多模态测试能力。当行业年需求量提升至数千万台级别时，测试时间将直接决定产能上限。如何在保证光电多模态信号互不干扰的前提下，将单片模组的测试时间从早期的数十分钟压缩至工业级秒级跨度，是目前ATE（自动测试设备）架构面临的核心技术瓶颈。随着数据中心需求的爆发，CPO所带来的更高数据速率和更低功耗前景显得尤为诱人。然而，规模扩大至少一个数量级给从晶圆测试到系统级测试的整个测试制造流程带来了巨大压力。CPO包含电学和光学集成电路，因此针对封装部件的最终测试方案需要以低成本高效能的方式对两者进行测试。问题在于，针对每一种独一无二的CPO架构，封测厂必须定制专属的器件接口板（DIB/LoadBoard）、高频探针台、以及特定的非接触式光学精密对准滑台。这种高度定制化的测试单元不仅开发周期冗长，且随着产品线更迭，早期的机台投资极易产生设备资产贬值，严重抬高了CPO规模化落地的单片测试成本。此外，不同的测试单元解决方案还需要应对操作处理需求、热管理、器件接口板设计和ATE（自动测试设备）仪器配置。封装模块的最终测试是在光学和电学IC的晶圆级测试之后进行的。虽然测试内容可以通过左移（ShiftLeft）来确保已知合格芯片（KGD但最终测试仍然是必要的，因为它能为组装工艺的良率学习提供巨大的价值。光纤对准精度：光学测试需将光纤线缆与每个光学引擎进行精准对准，目前实验室环境中该流程仍以人工操作为主，但面向大批量生产时，必须实现自动化转型。对准精度至关重要，即使是微米级的微小偏差，也可能导致信号衰减、功率损耗或测量结果不准确。将外部光从光纤导入OE光波导的过程叫做光耦合。单模光纤纤芯截面积约为78.5平方微米，而光波导截面积仅约0.099平方微米，两者相差近800倍。没有纳米级的对准精度，耦合损耗将极为巨大。这意味着，光纤阵列必须在距晶圆或芯片表面保持精确间距的同时，对耦合器角度进行微调，以最大化光功率传输，再依次扫描不同波长范围。这套操作目前仍依赖人工完成。单颗PIC芯片的100%检测，平均耗时超过100秒。这是CPO芯片量产的核心卡点之一。27/31请务必阅读正文之后图13：EIC测试与PIC测试对比表而这类瓶颈也推进了CPO测试设备市场的加速成型，传统ATE（自动测试设备）巨头与光学测试专业厂商之间的整合是主线，下文为两个解决光纤对准问题的案例：Advantest与FormFactor：传统EIC测试市场由日本Advantest和美国Teradyne主导。CPO