嵌入式单片机开发与应用-第５章　Ｃ５１单片机应用系统护展设计基础

５.１Ｃ５１单片机的三总线机构所谓总线，就是连接系统中各部件的一组公共信号线。与外部芯片或设备相连接时，单片机的引脚构成三总线结构：数据总线（ＤＢ）、控制总线（ＣＢ）和地址总线（ＡＢ），如图５.１.１所示。１.数据总线数据总线用于单片机与存储器之间或单片机与Ｉ／Ｏ端口之间传送数据。数据总线的线数与单片机处理数据的字长一致。例如，Ｃ５１单片机是８位字长，所以，数据总线也是８根。数据总线是双向的，可以进行两个方向的数据传送。２.控制总线控制总线由ＲＤ、ＷＲ、ＰＳＥＮ和ＡＬＥ等组成。用于控制外部芯片或设备的读／写操作。下一页返回５.１Ｃ５１单片机的三总线机构３.地址总线单片机用地址总线输出地址信号，以便进行存储单元或Ｉ／Ｏ端口的选择。地址信号是单向的，只能由单片机向外发送。地址总线宽度最大为１６位，可寻址范围达２１６，即６４ＫＢ。高８位Ａ１５～Ａ８由Ｐ２口提供。在实际应用中，高８位地址线并不固定为８位，需要用几位就从Ｐ２口中引出几条口线。低８位Ａ７～Ａ０由Ｐ０口提供。由于Ｐ０口是数据、地址分时复用的，因此Ｐ０口输出的低８位地址必须用地址锁存器进行锁存。在操作时，先把低８位地址送锁存器锁存输出，然后再用Ｐ０口线传送数据。上一页下一页返回５.１Ｃ５１单片机的三总线机构地址锁存器一般选用带三态缓冲输出的８Ｄ锁存器７４ＬＳ３７３。７４ＬＳ３７３的外形引脚、结构及逻辑功能示意图如图５.１.２所示。当使能端Ｇ呈高电平时Ｄ端数据传送至Ｑ端，而在Ｇ跳变为低电平瞬间实现锁存，Ｑ端不受Ｄ端影响。ＯＥ为输出控制端，为低电平时输出三态门打开，锁存器中的信息可经三态门输出。除７４ＬＳ３７３外，７４ＨＣ３７３、７４ＬＳ２７３、８２８２等芯片也常用作地址锁存器。上一页返回５.２存储器的扩展５.２.１程序存储器的扩展Ｃ５１单片机扩展外部程序存储器的硬件电路如图５.２.１所示。在ＣＰＵ访问外部程序存储器时，Ｐ２口输出地址高８位，Ｐ０口分时输出地址低８位和送指令字节。地址锁存器用于锁存低８位地址；ＡＬＥ为地址锁存信号；ＰＳＥＮ为程序存储器选通信号，低电平有效，接外部程序存储器片选端。因为现在大多单片机内部具有６４ＫＢ程序存储器，不需考虑外部扩展，所以在此不再赘述。下一页返回５.２存储器的扩展５.２.２数据存储器的扩展在单片机系统中，数据存储器ＲＡＭ起着非常重要的作用。在Ｃ５１单片机内虽有１２８字节ＲＡＭ，但当系统需要较大容量ＲＡＭ时就需要片外扩展数据存储器ＲＡＭ，最大可扩展６４ＫＢ。Ｃ５１单片机扩展外部数据存储器的硬件电路如图５.２.２所示。在ＣＰＵ访问外部数据存储器时，Ｐ２口输出地址高８位，Ｐ０口分时输出地址低８位和传送数据。地址锁存器用于锁存低８位地址；ＡＬＥ为地址锁存信号；片外数据存储器ＲＡＭ的读和写由Ｃ５１单片机的ＲＤ和ＷＲ信息控制。访问外部数据存储器的时序如下。上一页下一页返回５.２存储器的扩展数据存储器有两大类：一种称为静态数据存储器（ＳｔａｔｉｃＲＡＭ，ＳＲＡＭ），ＳＲＡＭ速度非常快，是目前读写最快的存储设备了，但价格昂贵，所以只在要求很苛刻的地方使用，譬如ＣＰＵ的一级缓冲，二级缓冲；另一种称为动态数据存储器（ＤｙｎａｍｉｃＲＡＭ，ＤＲＡＭ），从价格上来说ＤＲＡＭ相比ＳＲＡＭ要便宜很多，计算机内存就是ＤＲＡＭ的。ＤＲＡＭ速度比ＳＲＡＭ慢些，尤其是ＤＲＡＭ保留数据的时间很短，数据必须随时刷新，使电路变得复杂。常用的并行ＳＲＡＭ芯片６１１６（２Ｋ×８ｂｉｔ）、６２６４（８Ｋ×８ｂｉｔ）和６２２５６（３２Ｋ×８ｂｉｔ）的外形封装如图５.２.３所示。上一页下一页返回５.２存储器的扩展各引脚的功能如下：（１）Ａ０～Ａｉ地址输入线，ｉ＝１０（６１１６），１２（６２６４），１４（６２２５６）；（１）Ｄ０～Ｄ７双向三态数据线；（３）ＣＥ片选信号输入线，低电平有效（注：６２６４有两个片选端，其２６脚ＣＳ为高电平，且ＣＥ为低电平时，才选中该片）；（４）ＯＥ读选通信号输入线，低电平有效；（５）ＷＥ写允许信号输入线，低电平有效；（６）Ｖｃｃ电源，＋５Ｖ；（７）ＧＮＤ接地端。三种常用ＳＲＡＭ芯片的主要技术特性见表５.２.１。上一页下一页返回５.２存储器的扩展５.２.３数据存储器扩展举例１.线选法图５.２.４所示为８９Ｓ５１扩展一片ＲＡＭ６２６４。６２６４的片选线ＣＥ１接８９Ｓ５１的Ｐ２.７脚；第二片选线ＣＥ２接高电平，一直保持有效状态；８９Ｓ５１的ＲＤ和ＷＲ分别与６２６４的读允许ＯＥ和写允许ＷＥ连接，实现读／写控制。Ｐ０口通过地址锁存器７４ＬＳ３７３提供低８位地址，Ｐ２口的Ｐ２.０～Ｐ２.４向６２６４提供高５位地址，当Ｐ２.７为低电平选通这片６２６４时，则可求出它的地址范围：上一页下一页返回５.２存储器的扩展图５.２.５所示为８９Ｓ５１扩展两片ＲＡＭ６２６４电路图。它们的地址范围分别为６０００Ｈ～７ＦＦＦＨ，Ａ０００Ｈ～ＢＦＦＦＨ。２.译码法译码法是将片内选址后剩余的高位地址通过译码器进行译码，译码后的输出产生片选信号，每一种输出作为一个片选。常用的译码器有７４ＬＳ１３８、７４ＬＳ１３９等芯片。上一页下一页返回５.２存储器的扩展（１）７４ＬＳ１３８与７４ＬＳ１３９译码器工作原理。７４ＬＳ１３８是一个３线－８线译码器，即它有３个输入端Ａ，Ｂ，Ｃ和８个输出端Ｙ０～Ｙ７，输出端可分别与扩展芯片的片选端相连。３个输入端可组成８种输入状态，分别对应８种输出状态，８种输出中每一种只能有一位是０，其余７位全是１。只有片选端和７４ＬＳ１３８输出端为０的接口相连的芯片被选中，保证了每个芯片地址的唯一性。７４ＬＳ１３８的引脚如图５.２.６（ａ）所示，７４ＬＳ１３８的真值表见表５.２.３。７４ＬＳ１３９是双线－４线译码器，每个译码器有两个输入端Ａ、Ｂ和４个输出端Ｙ０～Ｙ３。其译码原理同７４ＬＳ１３８，其引脚如图５.２.６（ｂ）所示，真值表见表５.２.４。上一页下一页返回５.２存储器的扩展（２）采用７４ＬＳ１３８译码电路举例。图５.２.７所示是一个采用７４ＬＳ１３８译码扩展８块６１１６的电路，共１６ＫＢ。根据７４ＬＳ１３８的功能分析，当Ｐ２.５、Ｐ２.４、Ｐ２.３全为０时，Ｙ０＝０，选中６１１６（０），６１１６（０）的地址为８０００Ｈ～８７ＦＦＨ。３.非易失性数据存储器的选用普通ＳＲＡＭ芯片主要的缺陷是系统掉电后保存在数据存储器内部的数据会丢失。如果使用新型的非易失性数据存储芯片则能够很好地解决数据丢失问题。新型的非易失性数据存储芯片有并行接口的，也有串行接口的。上一页下一页返回５.２存储器的扩展５.２.４Ｉ／Ｏ接口电路使用ＴＴＬ或ＣＭＯＳ锁存器和三态门电路芯片扩展单片机的Ｉ／Ｏ接口，具有电路简单、成本低、配置灵活、使用方便的优点，是组成Ｉ／Ｏ接口电路的基本方法。常用的ＴＴＬ或ＣＭＯＳ芯片有３７３、３７７、２７３、２４４、２４５等。图５.２.８所示为采用７４ＬＳ２４４作输入接口、７４ＬＳ２７３作输出接口的Ｉ／Ｏ扩展电路。Ｐ０口作双向数据线，按键数据从７４ＬＳ２４４输入，ＬＥＤ显示数据通过７４ＬＳ２７３输出。上一页下一页返回５.２存储器的扩展７４ＬＳ２４４是８位三态单向总线缓冲器。前面第２章讲过：Ｐ０口的负载能力是８个ＬＳＴＴＬ电路，Ｐ１、Ｐ２和Ｐ３口的负载能力是４个ＬＳＴＴＬ电路。当外接芯片过多，超过Ｉ／Ｏ口线的负载能力时，系统将不能可靠工作，此时应加用总线缓冲器驱动。常用的单向三态缓冲器还有７４ＬＳ２４１，以及反向输出的７４ＬＳ２４０；常用的双向总线驱动器有７４ＬＳ２４５。单向的有８个三态门，分成两组，分别由控制端１Ｇ和２Ｇ控制；双向的有１６个三态门，每个方向是８个，在控制端Ｇ为低电平时，由ＤＩＲ端控制数据传送方向，ＤＩＲ＝１时方向由Ａ到Ｂ，ＤＩＲ＝０时方向由Ｂ到Ａ。７４ＬＳ２４４和７４ＬＳ２４５的引脚图如图５.２.９所示。上一页返回图５.１.１Ｃ５１单片机的三总线结构返回图５.１.２７４ＬＳ３７３的外形引脚、结构及逻辑功能示意图返回图５.２.１Ｃ５１单片机扩展外部程序存储器的硬件电路返回图５.２.２Ｃ５１单片机扩展外部数据存储器的硬件电路返回图５.２.３常用并行ＳＲＡＭ芯片引脚图返回表５.２.１三种常用ＳＲＡＭ芯片的主要技术特性返回图５.２.４６２６４与８９Ｓ５１的接口电路返回图５.２.５８９Ｓ５１扩展两片ＲＡＭ６２６４电路图返回表５.２