CN114927503B 一种套刻偏差的确定方法及系统 （长江存储科技有限责任公司）

202010002054.72020.01.02US2014212817A1,2014.07.31US2014312454A1,2014.本申请实施例公开了一种套刻偏差的确定对当前层的套刻标记与所述当前层的前一层的2相邻的两个所述单元阵列区域存在邻近的两条边线；所述邻近的在对每一层晶圆进行光刻工艺的过程中，在光罩图案在进行套刻对准操作时，通过测量设备对当前层的套刻标对应地，在进行套刻对准操作时，通过所述测量设备对所述当前层的每一在执行第一光刻工艺的过程中，在第一光罩上的图案的每个在所述第一光刻工艺完成后，通过执行刻蚀工艺，将所述第一在执行第二光刻工艺的过程中，在第二光罩上的图案的每个对应地，在进行所述套刻对准检测操作时，通过所述测量设备对所述第3在每批产品的生产过程中，通过获得每层晶圆与前一层晶圆的根据历史各个批次产品中每层晶圆与前一层晶圆的套刻偏差，采用获得历史最近的特定数量批次产品每层晶圆与前一层晶圆针对每一批次产品的套刻偏差，分别按照对应的权重进行加光刻工艺设备，用于在对每一层晶圆进行光刻工艺的过程中，在光测量设备，用于在进行套刻对准操作时，通过对当前层的其中，所述光刻工艺设备，还用于沿着各所述单元阵列区所述标记装置，用于在执行第一光刻工艺的过程中，在第一光罩上的所述标记装置，还用于在执行第二光刻工艺的过程中，在第二光罩上的对准操作中当前层晶圆进行的光刻工艺；4所述补偿装置，还用于：获得历史最近的特定数量批次产品每层晶5[0002]本申请涉及但不限于半导体制造领域，尤其涉及一种套刻偏差的确定方法及系[0003]三维与非(3DNAND)存储器是目前半导体存储器领域的热门器件，其采用了垂直成本。由于涉及器件结构的多层堆叠，在3DNAND存储器的工艺过程中需要进行多层的光6阵列区域的边线的中部，而单元阵列区域中在中部区域的存储孔分布比角部区域更为密[0018]图1D为本申请实施例沿着单元阵列区域的每条边线的中部设置处于不同的位置术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本申请保护的范这里描述的本申请实施例能够以除了在这里图示或描述的以技术人员通常理解的含义相同。本文中所使用的术语只是为了描述本申请实施例的目的，7[0032]以3DNAND存储器为例，由于每一层存储器件中，核心结构是存储孔(Memory1A为在切割道上设置套刻标记进行套刻偏差量测及补偿的效果示意图，图中11为曝光区，测的套刻偏差不能准确反映晶粒内存储孔的套刻对准[0033]基于上述套刻对准精度的衡量准则，本申请实施例提供一种套刻偏差的确定方8的套刻标记量测的套刻偏差可以准确反映晶粒内存储孔的套刻对准[0045]本申请实施例提供一种套刻偏差的确定方法，图2为本申请实施例套刻偏差的确所述套刻对准操作中前一层晶圆进行的光刻工艺；9一层晶圆上覆盖的光刻胶上呈现的电路器件结构图案被转移至所述前一层晶圆上，同时，[0066]本申请实施例提供一种套刻偏差的确定方法，图3为本申请实施例套刻偏差的确[0069]步骤S303，光刻工艺设备的补偿装置根据所述当前层与[0070]这里，光刻工艺设备的补偿装置可以根据所述当前层与艺对套刻精准的的要求为沿X轴方向的偏差和沿Y轴方向的偏差均为0，则所述当前层在位通过将每一套刻标记以及与该套刻标记相应的电路器件分别按照对应的偏差补偿值进行[0076]需要说明的是，上述步骤S301和S302的实施可以分别参照前述实施例中的步骤[0081]步骤S403，光刻工艺设备的补偿装置根据所述当前层与[0088]步骤S411，获得历史最近的特定数量批次产品每层晶圆与前一层晶圆的套刻偏层晶圆与前一层晶圆的准确的套刻偏差，从而实现对每批产品的工艺状况进行实时监控。所述标记装置还用于在执行第二光刻工艺的过程中，在第二光罩上的图案的每个晶粒内，构或特性可以任意适合的方式结合在一个或多个实施例中。应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例例的技术方案本质上或者说对相关技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以