CN114995780B 先入先出缓冲器及先入先出缓冲器的控制方法 （乐鑫信息科技（上海）股份有限公司）

司先入先出缓冲器及先入先出缓冲器的控制本申请公开了一种先入先出缓冲器及其控数据写入至寄存器中并根据写指针的增量更新写指针，和/或根据读指针从所述寄存器中读取2所述输入处理模块与所述状态产生模块通信，被配置为接收输入多路所述输出处理模块与所述状态产生模块通信，被配置为接收输出所述寄存器堆分别与所述输入处理模块、所述输出处理模块通信写指针将所述待写入有效数据写入至所述寄存器中并根据所述写指针的增量更新所述写指针，和/或根据所述读指针从所述寄存器中读取待输出数据并根据所述读指针的增量更根据所述写指针确定写入至寄存器的开始位置，从所述开始位置输入所述待写入有效数3在所述写指针和读指针的最高位相同时，所述剩余可接收数据的数量为K-(WPTR-在所述写指针和读指针的最高位不同时，所述剩余可接收数据的数量为RPTR_LSB-产生模块还被配置为在所述多输入先入先出缓冲器实现异步输入时，将二进制的读指针、所述输入处理模块将待写入有效数据的数量与状态产生模块确定的剩余可接收数据所述输入处理模块基于所述可写入数据的有效数量生成写指针的增所述寄存器堆根据所述写指针将所述待写入有效数据写入至所述寄所述寄存器堆根据所述读指针从所述寄存器中读取待输出数据并根据所述读指针的4[0003]现有的多输入FIFO主要针对存储深度比较大的场景，通常使用随机存取存储器 小时会造成资源浪费的情况。[0008]所述输入处理模块与所述状态产生模块通信，被配置为接收输入多路数据的请5所述写指针将所述待写入有效数据写入至所述寄存器中并根据所述写指针的增量更新写指针，和/或根据所述读指针从所述寄存器中读取待输出数据并根据读指针的增量更新读[0011]可选地，所述寄存器堆被配置为根据所述写指针确定写道号的大小进行正序或倒序排列。[0023]可选地，所述状态产生模块还被配置为在所述先入先出6[0031]所述输入处理模块将待写入有效数据的数量与状态产生模块确定的剩余可接收[0033]所述寄存器堆根据所述写指针将所述待写入有效数据写入至所述寄存器中并根[0036]所述寄存器堆根据所述读指针从所述寄存器中读取待输出数据并根据读指针的据写指针的增量更新写指针，和/或根据读指针从所述寄存器中读取待输出数据并根据读输入数据中的有效数据能够按照顺序存储到寄存器堆中，由于寄存器相比采用RAM的多级[0040]图1示意性地示出本申请所提供的先入先出缓冲器的一种具体实施方式的结构框[0041]图2示意性地示出本申请所提供的先入先出缓冲器的另一种具体实施方式的结构7[0042]图3示意性地示出本申请所提供的本申请所提供的先入先出缓冲器的控制方法的[0045]本申请所提供的先入先出缓冲器的一种具体实施方式的结构框图如图1所示，该[0048]所述输出处理模块13与所述状态产生模块14通信，被配置为接收输出数据的请为根据所述写指针将所述待写入有效数据写入至所述寄存器中并根据写指针的增量更新写指针，和/或根据所述读指针从所述寄存器中读取待输出数据并根据读指针的增量更新据写指针的增量更新写指针，和/或根据读指针从所述寄存器中读取待输出数据并根据读输入数据中的有效数据能够按照顺序存储到寄存器堆中，由于寄存器相比采用RAM的多级8[0052]本申请所提供的先入先出缓冲器的另一种具体实施方式的结构示意图如图2所[0054]该输入处理模块11从状态产生模块14获取寄存器堆12剩余可接收数据的数量ENTRY_LEFT。进一步根据待写入有效数据的数量VALID_REQ_NUM以及所述剩余可接收数据写入有效数据的数量VALID_REQ_NUM大于寄存器堆剩余可接收数据的数量ENTRY_LEFT，则可以确定可写入数据的有效数量VALID_WNUM为剩余可接收数据的数量ENTRY_LEFT。否则，在待写入有效数据的数量VALID_REQ_NUM不大于寄存器堆剩余可接收数据的数量ENTRY_LEFT的情况下，可写入数据的有效数量VALID_WNUM为待写入有效数据的数量VALID_REQ_[0057]输入处理模块还被配置为基于可写入数据的有效数量生成写指针的增量ΔWPTR，写指针WPTR在可写入数据的有效数量VALID_WNUM>0时根据写指针的增量ΔWPTR更新，将写log2(K)比特表示深度为K的写数据的位置，额外增加1比特最高位用于判断写指针是否在将待写入有效数据写入至寄存器中并根据写指针的增量更新写指针，和/或根据读指针从寄存器中读取待输出数据并根据读指针的增9堆12。寄存器堆12根据读指针从寄存器中读取待输出数据并根据读指针的增量更新读指[0062]输出处理模块13生成读指针的增量ΔRPTR，读指针RPTR在剩余可接收数据ENTRY_采用log2(K)+1比特=4比特二进制数来表示读指针的宽度，其中额外增加的最高位用来[0072]在已接收数据的数量ENTRY_USED大于等于预设将满阈值AFULL_THRES时，产生所[0076]S102：输入处理模块将待写入有效数据的数量VALID_REQ_NUM与状态产生模块确定的剩余可接收数据的数量ENTRY_LEFT进行比较；若所述待写入有效数据的数量VALID_REQ_NUM大于所述剩余可接收数据的数量ENTRY_LEFT，则可写入数据的有效数量VALID_NUM不大于所述剩余可接收数据的数量ENTRY_LEFT，则可写入数据的有效数量VALID_WNUM为所述待写入有效数据的数量VALID_REQ_NWNUM判断从写指针开始的位置向后更新多少个所述寄存器中读取待输出数据并根据读指针的增量已经有5个数据，所以ENTRY_LEFT为10-5=5，ENTRY_LEFT>VALID_REQ_NUM，所以VALID_[00