CN115841800B 像素电路及其驱动方法和显示装置 （成都辰显光电有限公司）

本发明公开了一种像素电路及其驱动方法动模块连接于第一电源线和电流控制模块的控电压控制模块连接的第一电源线上传输的电源2所述电压控制模块包括第一驱动模块、耦合模块和第一电压写入模块，写入模块用于在所述电压写入阶段将一固定电平的电压传输至所述第一驱动模块的控制所述耦合模块用于将第一数据电压和扫频信号耦合至所述第一驱动所述电流控制模块和所述发光模块连接于第二电源线和第三电源线之所述复位电压的最小电压低于所述第一数据电压的最所述第一数据线被配置为在电压写入阶段向所述第一电容的第一端传输所述第一数所述耦合模块包括第一电容、第二电容和第三电容，所述第一电所述第二电容的第一端与复位信号线连接，所述第二电容的第二端与所所述第三电容的第一端与扫频信号线连接，所述第三电容的第二端与所一初始化信号线连接，所述第一电压写入模块的第二端与所述第一驱动模块的控制端连3所述电流控制模块还包括第二驱动模块、第二电压写入模块、第二光控制模块，所述第一发光控制模块的第一端接入所述第二电源线上传输的第二电源电块的第二端通过所述第二发光控制模块与所述发所述第二电压写入模块用于在电压写入阶段将第二数据线上传输的第二数据电压写8.根据权利要求7所述的像素电路，其特征在于，所述电流控制模块还包括初始化模所述第一发光控制模块包括第四晶体管，所述第二驱动模块包所述第一晶体管的第一极与所述第一电源线连接，所述第一晶所述第四晶体管的第一极与所述第二电源线连接，所述第四晶所述第六晶体管的栅极和所述第八晶体管的栅极均与第一扫描信号线4所述第四电容的第一极和所述第五电容的第一极均与所述第四晶体管的第一极连接，模块，所述第三电压写入模块连接于所述第一电源线和所述第一驱动模块的第二端之间，用于将所述第一电源线上传输的电压传输至所述第一驱动模块的极与所述第一电源线连接，所述第十晶体管的第二极与所述第一驱动模块的第二端连接，其中，所述第二发光控制信号线被配置为在复位阶段向所述在电压写入阶段，控制所述第一电压写入模块向所述第一驱动在复位阶段，控制所述第一电源线上传输的电压跳变，并在发光阶段，控制所述电流控制模块驱动所述发光模块5所述在复位阶段，控制所述第一电源线上传输的电压跳变，并控制在所述复位阶段，控制所述第一电源线上传输18.根据权利要求17所述的像素电路的驱动方法，其特征在于，所述在电压归一化阶储模块与所述第一发光控制模块的控制端连接；所述电流控制模块还包括第二驱动模块、在所述初始化阶段，所述第三扫描信号线传输的第三扫描信号在所述第二电压写入阶段，所述第一扫描信号在所述第一电压写入阶段，所述第二扫描信号线传输的第二扫发光控制信号线传输的第一发光控制信号控制所6[0003]显示装置中通常包括像素电路和发光元件，像素电路通常采用模拟脉宽调制[0007]所述耦合模块用于将第一数据电压和扫频信号耦合至所述第一驱动模块的控制扫频信号对所述电流控制模块的控制端的电压进行控制，以控制所述发光模块的发光时7端连接，所述第一补偿模块用于在电压写入阶段对所述第一驱动模块的阈值电压进行补述第一初始化信号线上的传输的第一初始化电压写入至所述第一驱动模块一驱动模块的第一端连接，所述第三晶体管的第二极与所述第一驱动模块的控制端连接，述第一存储模块与所述第一发光控制模块的控模块的第二端通过所述第二发光控制模块与所述发光[0021]所述第二电压写入模块用于在电压写入阶段将第二数据线上传输的第二数据电化信号线传输的第二初始化电压写入至所述第二8的栅极与第一扫描信号线连接，所述第二晶体管的第一极与所述第一初始化信号线所述第二晶体管的第二极与所述第一晶体管的述第五晶体管的第一极连接，所述第五晶体管的第二极与所述第九晶体管的第一极连接，的第二极与所述第五晶体管的第二极连接，所述第七晶体管的栅极与第三扫描信号线连[0029]所述第四电容的第一极和所述第五电容的第一极均与所述第四晶体管的第一极9将复位信号耦合至所述第一驱动模块的控制包括第一补偿模块，所述第一补偿模块连接于所述第一驱动模块的第一端和控制端之间，述第一驱动模块的第一端连接，所述第一存储模块与所述第一发光控制模块的控制端连模块的第一端之间，所述第二补偿模块连接于所述第二驱动模块的控制端和第二端之间，[0056]本实施例提供的技术方案，通过电流控制模块产生驱动电流来驱动发光模块发电源电压区别开，且将电压控制模块连接的第一电源线上传输的电源电压设置为跳变电[0057]应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范[0076]耦合模块103用于将第一数据电压Vdata_t和扫频信号SWEEP耦合至第一驱动模块块30发光，第一驱动模块101用于根据第一数据电压Vdata_t和扫频信号SWEEP对电流控制[0077]具体地，电流控制模块20和发光模块30连接在第二电源线L2和第三电源线L3之VSS。电流控制模块20能够在第二电源线L2和第三电源线L3之间的放电通路导通时产生驱[0078]在本实施例中，第一电源线L1上传输的电压与第二电源线在复位阶段由第一电源电压VDDW跳变至复位电压VREF，并在复位阶段结束后由复位电压动模块101的控制端G1传输一固定电平的电压V1，以控制第一驱动模块101的栅极电位(也即耦合模块103的第二端电位)，之后第一数据电压Vdata_t被传输至耦合模块103的第一端，耦合模块103的两端存在电位差，此时，第一电源线L1上传输的电压为第一电源电压第一驱动模块101将复位电压VREF传输至电流控制模块20的控制端，使得电流控制模块20进行信号扫描，或者由低电平到高电平进行信号扫描，以控制第一驱动模块101的输出电始电压与在电压归一化阶段写入至耦合模块103的电可以根据第一驱动模块101的具体电路结构和[0080]本实施例提供的技术方案，通过电流控制模块产生驱动电流来驱动发光模块发电源电压区别开，且将电压控制模块连接的第一电源线上传输的电源电压设置为跳变电一端与第一数据线DATA1连接，第一电容C1的第二端与第一驱动模块101的控制端G1连接，第一数据线DATA1被配置为在电压写入阶段向第一电容C1的第一端传输第一数据电压号线被配置为在复位阶段向第二电容C2的第一端传输复位信号Set；第三电容C3的第一端被配置为在电压归一化阶段向第三电容C3的第一端传输扫频信号SW模块102将固定电压V1传输至第一驱动模块101的控制端G1，同时第一数据线DATA1向第一电容C1的第一端传输第一数据电压Vdata_t，此时第一电容C1两端保持稳定的电压差。这[0084]在复位阶段，第一电源线L1上传输的电压由第一电源电压VDDW跳变至复位电压第二电源线L2之间的放电通路导通，第二电源电压VDDA能够传输至电流控制模块20的内第一端传输第一数据电压Vdata_t，在复位阶段向第一电容C1的第一端传输复位信号Set，在电压归一化阶段向第一电容C1的第一端传输扫频信号SW[0088]在复位阶段，第一电源线L1上传输电压由第一电源电压VDDW跳变为复位电压第一驱动模块101的栅极电位变为固定电压V1与第一电容C1第一端电压变化量之差，也即端的电位被拉高，由于第一电容C1的耦合作用，第一驱动模块101的控制端G1的电位被拉作用下使得第一驱动模块101控制端G1的电位跟随降低，当控制端G1电位下降至使得第一一电源线L1上传输的电压的影响，也即第一数据电压Vdata_t与第一电源线L1上传输的电一驱动模块101的第一端N1连接，第一补偿模块104的第二端与第一驱动模块101的控制端第一驱动模块101和第一补偿模块104对第一驱动模块101的控制端G1进行充电，直到第一驱动模块101关断。从而实现对第一驱动模块101的阈值补偿功能，以确保第一数据电压压写入模块102的第二端与第一驱动模块101的控制端G1连接，第一电压写入模块102用于将第一初始化信号线上的传输的第一初始化电压Vinit1写入至第一驱动模块101的控制端光控制模块201的控制端作为电流控制模块20的控制端与第一驱动模块101的第一端N1连二数据电压Vdata_I写入至第二驱动模块203的控制端G2。第一发光控制模块201和第二发光控制模块208用于控制电流控制模块20与发光模块30之间VDDW跳变为复位电压VREF，耦合模块103将该复位信号Set和第一数据电压Vdata_t耦合至块101导通，从而将复位电压VREF传输至第一发光控制模块201的控制端和第一存储模块块203只负责控制驱动电流的大小，第一驱动模块101和第二驱动模块203之间无直接的信端G2的电位进行初始化，第二补偿模块207用于对第二驱动模块203的阈值电压进行补偿，线DATA2上传输的第二数据电压Vdata_I写入至第二驱动模块203的控制端G2，第二存储模制端G2和第二端之间，初始化模块206用于在初始化阶段将第二初始化信号线传输的第二初始化电压Vinit2写入至第二驱动模块203的控M2的第二极与第一晶体管M1的栅极连接，第三晶体管M3的栅极与第二扫描信号线S2连接，的第二极与发光二极管LED的第一极连接，发光二极管LED的第二极与第三电源线L3连接，体管M6的第一极与第二数据线DATA2连接，第六晶体管M6的第二极与第五晶体管M5的第一的第一极与第二初始化信号线连接，第七晶体管M7的第二极与第五晶体管M5的栅极连接；[0111]在初始化阶段t1，第三扫描信号线被配置为传输低电平的第三扫描[0112]在第二电压写入阶段t2，第三扫描信号线被配置为传输高电平的第三扫描信号S3,第二扫描信号线被配置为传输高电平的第二扫描信号S2，第一扫描信号线被配置为传[0113]在第一电压写入阶段t3，第三扫描信号线被配置为传输高电平的第三扫描信号S3,第二扫描信号线被配置为传输低电平的第二扫描信号S2，第一扫描信号线被配置为传端(仅以耦合模块101包括第一电容C1为例进行说明)[0115]在复位阶段T2，第一电源线L1上传输电压由第一电源电压VDDW跳变为复位电压第一端的电压被拉低，由于第一电容C1的耦合作用，第一晶体管M1的栅极电位为VDDW+四晶体管M4的栅极，控制第四晶体管M4导通，从而第二电源线L2上传输的第二电源电压[0116]在电压归一化阶段T3，第一数据线DATA1上传输的复位电压VREF跳变为扫频信号一电容C1第二端的电压变为VDDW+Vth1_Vdata_t+Vset+SWEEP_H_Vset＝VDDW+Vth1_Vdata_[0117]在发光阶段T4，第三扫描信号线被配置为传输高电平的第接于第一电源线L1和第一驱动模块101的第二端之间，用于将第一电源线上传输的电压传体管M10的第二极与第一驱动模块101的第二端连接，第十一晶体管M11的栅极与第二发光第一电源电压VDDW跳变为复位电压VREF，第一数据线DATA1上的电压由第一数据电压管M2和第七晶体管M7均采用二极管接法的技术方案，该9T3C结构的像素电路能够满足块101连接于第一电源线L1和电流控制模块20的控制端之间，电流控制模块20和发光模块[0131]本实施例提供的技术方案，通过电流控制模块产生驱动电流来驱动发光模块发电源电压区别开，且将电压控制模块连接的第一电源线上传输的电源电压设置为跳变电压写入模块102的控制端连接第一扫描信号线S1，电压控制模块102还包括第一补偿模块104，第一补偿模块104连接于第一驱动模块101的第一端和控制端G1之间，第一补偿模块发光控制模块208和第二补偿模块207，第一发光控制模块201连接于第二电源线L2和第二驱动模块203的第一端之间，第二电压写入模块204的控制端和第二补偿模块207的控制端始化模块206连接于第二初始化信号线和第二驱动模块203的控制端G2之间，初始化模块[0134]S1101、在初始化阶段，第三扫描信号线传输的第三扫描信号控制初始化模块导