CN116166588B 多通道数据绑定方法、装置及系统和计算机可读存储介质 （深圳市紫光同创电子股份有限公司）

司道高新区社区高新南一道015号国微将多个发送通道中的目标发送通道的接收时钟作为所述多个发送通道中的其它发送通道的发送时钟；获取所述多个发送通道各自的接收时钟；分别产生所述多个发送通道各自的鉴定数时钟和所述接收时钟对所述多个发送通道各自自的所述移位数值分别对所述多个发送通道各2将多个发送通道中的目标发送通道的接收时钟作为所述多个发送通道中的其它发送分别根据所述多个发送通道各自的所述发送时钟和所述接收时钟对所述多个发送通根据所述多个发送通道各自的所述移位数值分别对所述多个发送通道各自的所述并检测所述目标发送通道的所述接收时钟与所述鉴定数据的相差，检测所述目标发送通道的所述发送时钟与所述鉴定数据的相差，根据所述接收时钟绑定脉冲数量和所述发送时钟绑定脉冲数量确定所述目标发送通根据所述脉冲数量差值和预设移位数值范围确定所3根据所述移位数值、当前时钟周期和所述当前时钟周期的前一个时将所述组合后数据的时钟从所述发送时钟转换到所述接获取所述当前时钟周期的前一个时钟周期内的前一周将所述多位数据与所述当前时钟周期的当前周期数据组合得到所述通道时钟统一模块，用于将多个发送通道中的目标发送通道的接收移位数值确定模块，用于分别根据所述多个发送通道各自的所并行数据移位模块，用于根据所述多个发送通道各自的所述如权利要求1_7任意一项所述的多通道数4[0002]在串行器/解串器知识产权核（SerdesIP，SERializer/DESerializer码子层（PCS，PhysicalCodingSublayer）和物理媒介适配层（PMA，PhysicalMedia[0003]针对现有技术存在的至少部分不足或缺陷，本申请提供一种多通道数据绑定方根据所述多个发送通道各自的所述发送时钟和所述接收时钟对所述多个发送通道各自的绑定脉冲数量确定所述目标发送通道的所述5钟周期和所述当前时钟周期的前一个时钟周期的并行数据进行组合处理，得到组合后数以及将所述多位数据与所述当前时钟周期的当前周期数据组合分别根据所述多个发送通道各自的所述发送时钟和所述接收时钟对所述多个发送通道各多个发送通道各自的所述移位数值分别对所述多个发送通道各自的所述并行数据进行移理器执行操作以进行如前述任意一项所述的多通道数据6[0023]图8为本申请第一实施例中实现多通道数据绑定方法的一种硬件架构的结构示意[0033]S10：将多个发送通道中的目标发送通道的接收时钟作为所述多个发送通道中的[0036]S40：分别根据所述多个发送通道各自的所述发送时钟和所述接收时钟对所述多[0038]S60：根据所述多个发送通道各自的所述移位数值分别对所述多个发送通道各自7[0043]S45：根据所述接收时钟绑定脉冲数量和所述发送时钟绑定脉冲数量确定所述目[0059]S611：获取所述当前时钟周期的前一个时钟周期内的前一周期数据中的多位数[0061]为便于理解本申请的多通道数据绑定方法，下面将结合图8至图11对所述多通道[0062]本申请实施例提供的多通道数据绑定方法应用于可编程逻辑器件内的Serdes多个MGT（Multi_GigabitTransceiver）收发器，也叫做SERDES（Multi_Gigabit8行数据。预加重电路是对物理连接系统中的高频部分进行补偿，在发送端增加一个高通滤波器来放大信号中的高频分量进而提高信号质量，但预加重电路会导致功耗和电磁兼容接收均衡电路主要用来补偿由频率不同引起的阻抗差异。时钟发生电路与时钟恢复电路在发送端把时钟和数据绑定后发送，在接收端再从接收到的数据流中恢复出时钟，这样有效地避免在高速串行传输的条件下时钟与数据分开传输带来的时钟抖动问题。PCS内部MGT通道绑定成一个时序逻辑上同步的并行通道进而提高传输的吞吐率。弹性缓冲电路用来解决恢复的时钟与本地时钟不一致的问题并可以通过对缓冲区中的K码进行匹配对齐来实现通道绑定功能。bonding_pattern_gen模块用于在绑定(tx_bonding)时，生成pattern数据(也称鉴定数数据的最大数据位宽例如为80，数据有效位宽可为8/10/16/20/32/40/64/80。reg_tx_表示信号来源用户控制；0表示信号来源TX电路。tx_bonding_done_from_pcs表示tx_9示tx_bonding完成信号。tx_sync_from_pcs来自用户，表示tx_bonding开始信号。tx_clksel用于指示tx_bonding_phdet模块使用哪种时钟对pattern数据进行鉴相（鉴定数据时钟与数据的相位差，来判断是数据用txpclk_w的上升沿转到txpclk_r时钟域，还是用txpclk_w的下降沿转到txpclk_r时[0070]步骤一：在tx通道复位信号拉高前选定主通道，通常选择lane0的通道时钟min（数值区间为1到数据有效位宽的一半，默认值为1，可根据实际电路调节）和cfg_[0072]步骤二：bonding_pattern_gen模块发送pattern数据（也即鉴定数据比如[0073]步骤三：为了避免retimer模块带来的错周期问题，需要分别识别出txpclk_r和pulse信号控制bitslip模块按UI（一个bit数据传输所需要的时间）移动数据直到数据对[0075]1、对txpclk_w和txpclk_r时钟进行鉴相，识别出每个txpclk_r和txpclk_w与[0077]2）tx_bonding_phdet模块开始工作并检测txpclk_r时钟与pattern数据的相位差，输出tx_bonding_pulse（加得到A1，并不断送到bitslip模块，控制鉴定数据按照A1进行bit移位，直到数据对齐，[0081]6）计算得到最终移位数值（对应移位数值）。对于正常业务数据比如并行数据txpclk_r和txpclk_w时钟相位一致和相位差半个时钟周期的情况通过进一步计算可以data_bitslip=数据有效位宽_1_（cfg_bitslip_max_numb_a1_a2若mumb_a1_a2>cfg_数据命名为data_from_pcs_before,则将上一拍数据data_from_pcs_before[31:30],组合到当前数据中，即组合数据{data_from_pcs[79:2],data_from_pcs_before[31:30]},然[0091]具体地，通道时钟统一模块110用于将多个发送通道中的目标发送通道的接收时钟作为所述多个发送通道中的其它发送通道的发送时钟；接收时钟获取模块120用于获取所述多个发送通道各自的接收时钟；鉴定数据产生模块130用于分别产生所述多个发送通道各自的鉴定数据；移位数值确定模块140用于分别根据所述多个发送通道各自的所述发[0092]本实施例中的多通道数据绑定装置100用于执行前述第一实施例中的多通道数据绑定方法，多通道数据绑定装置100中的各模块之间的具体工作过程和技术效果参见前述储器810连接的处理器830。存储器810可例如为非易失性存储器，其上存储有计算机程序[0095]本实施例中的多通道数据绑定系统800的具体工作过程和技术效果参见前述第一CDROM盘和DVD)，磁光介质(如光盘)以及专门以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；