简易电子密码锁教学教案

备课用纸授课班级授课时间星期学时教学内容简易电子密码锁电路的制作（一）授课类型理论教学目标1.能复述基本RS触发器、同步RS触发器的的逻辑功能。2.能运用面包板搭建电路，验证电路的功能3.能运用Multisim10仿真软件对电路进行仿真。教学重点1基本RS触发器、同步RS触发器的的逻辑功能教学方法任务驱动+小组合作教学难点1.运用面包板搭建电路，验证电路的功能难点突破措施实物训练教学准备教学过程备课内容备注一、引入数字电路中需要一种具有记忆功能的电路。虽然现在大量使用的是集成触发器，而各种触发器的基础是基本RS解发器。二、新授课基本RS触发器1．电路组成（1）逻辑电路a．2个输入端、，2个输出端、Q。b．触发器的状态：Q=0（1），处于0态；Q=1（0），处于1态。（2）逻辑符号2．逻辑功能：Q状态决定于输入端、电平高低。（1），，触发器保持原状态不变。①Q=0、，触发器为0态，则Q=0使门输出为1，即；而、送到与非门的两个输入端，保持Q=0。触发器保持原态不变。②电路处于1态，Q=1、，则使门输出为高电平，即保持Q=1；而Q=1、送到与非门的两个输入端，保持。触发器保持原态不变。（2），，触发器为0态。，使的输出，此时，的两个输入端、全为1，因而Q=0，触发器被置为0态，并且与原状态无关。（3），，触发器为1态。，使的输出Q=1，此时，的两个输入端全为1，因而，触发器被置为1态，并且与原状态无关。（4），，触发器状态不定。Q和同时被迫为1；而当、同时返1时，Q和的状态不能确定，即可能为基本RS触发器真值表Q逻辑功能0110101001不变不定置0置1保持3．结论：（1）置0端：把端加低电平触发信号时，触发器为0态，称为置0端，又称复位端。（2）置1端：把端加低电平触发信号时，触发器为1态，称为置1端，也叫置位端。（3）触发器的翻转：触发器在外加信号作用下，状态发生了转换，称之为翻转。外加的信号称为“触发脉冲”。三、案例分析基本RS触发器输入端、信号如图8-2所示，设触发器初始状态Q=1，试在、下方画出输出信号Q与的波形。解：先画出Q与的初始状态波形，Q为高电平，为低电平。再根据基本RS触发器的逻辑关系，就可以画出Q与的波形图，如图8-3下方所示。图8-3基本基本RS触发器波形图同步RS触发器由时钟脉冲控制的RS触发器称为同步RS触发器，又称时钟控制RS触发器。1．电路组成2．工作原理（1）无时钟脉冲作用时（CP0）CP=0时，、门被封锁，输入信号R、S不起作用，触发器维持原状态。（2）有时钟脉冲作用时（CP1）CP=1时，、门被打开，输入信号R、S经倒相后被引导到基本RS触发器的输入端，可以直接控制基本RS触发器。有CP作用时，触发器才按存入的信息翻转。（3）真值表：表示时钟脉冲CP到来前的状态，即原态。：表示CP脉冲到来后的状态，即现态。时钟脉冲CP输入信号输出状态功能说明RSQn+10Qn保持100Qn保持1100置01011置1111不允许案例分析如图8-5所示，同步RS触发器端接电源Vcc，输入信号CP、R、S波形已给定，试对应输入波形画出输出信号Q的信号波形。解：触发器初始状态未给定，但当异步置0端的低电平信号到来时，Q=0。此后，当第一个CP脉冲到来后，因为R=S=0，所以触发器保持原状态不变，

Q仍为0。当第二个CP脉冲到来后，因为R为1，后跳变为0，但S始终为0，所以触发器继续保持0态不变。在第三个CP脉冲作用期间，R=0、S=1，于是触发器翻转为1态。可见，Q状态由CP脉冲作用期间的R、S的状态决定。Q的信号波形如图8-5下方所示。图8-5Q信号波形图教学后记教案检查第个教案，共个教案检查人：日期：月日

备课用纸授课班级授课时间星期学时教学内容简易电子密码锁电路的制作（二）授课类型理论教学目标1.能复述JK触发器的的逻辑功能。2.能运用面包板搭建电路，验证电路的功能3.能运用Multisim10仿真软件对电路进行仿真。教学重点1基本JK触发器的的逻辑功能教学方法任务驱动+小组合作教学难点1.运用面包板搭建电路，验证电路的功能难点突破措施实物训练教学准备教学过程备课内容备注一、引入集成触发器按照逻辑功能的不同可分为四类：RS触发器，JK、T、D触发器。JK触发器1 电路组成和逻辑符号1．电路组成由两个钟控RS触发器组成，输出反馈至主触发器的端，输出Q反馈至主触发器的端，并把原输入端重新命名为J端和K端。2．逻辑符号逻辑功能1．J0，K0，主触发器被封锁，CP脉冲到来后，触发器状态不翻转，，输出保持原态。2．J1，K0，主触发器处于，状态；从主触发器被封锁，输出状态不变。CP的下降沿到来后，将主触发器的、传送到从触发器去，所以触发器状态为1态。3．J0，K，0主触发器处于，状态；从主触发器被封锁，输出状态不变。CP下降沿到来后，将主触发器的、传送到从触发器，从触发器被置0。4．J1，K，当时钟脉冲到来时，J1，K，使主触发器被置于与从触发器相反的状态。CP=0时，从触发器随主触发器变化。亦即当CP脉冲下降沿到来时，触发器状态发生翻转，即，随着CP脉冲不断输入，触发器状态不断翻转，因而具有计数功能。5．真值表JK逻辑功能0011010101保持置0置1计数设主从JK触发器的初始状态为0，试根据图示给出的CP、J、K的波形，画出输出Q的波形。解 在CP=1期间，主触发器接收输入信号。而当CP的下降沿到来后，主触发器的状态转存到从触发器中。CP=1的J、K状态，决定触发器下一个状态。而CP的下降沿，是触发器是否翻转的基准线。比如：第一个CP=1时，J=1，K=0，因此触发器将置1。当这个CP脉冲的下降沿到来后，触发器才翻转为1。画出波形。教学后记教案检查第个教案，共个教案检查人：日期：月日

备课用纸授课班级授课时间星期学时教学内容简易电子密码锁电路的制作（三）授课类型理论教学目标1.能复述D触发器的的逻辑功能。2.能运用面包板搭建电路，验证电路的功能3.能运用Multisim10仿真软件对电路进行仿真。教学重点1基本D触发器的的逻辑功能教学方法任务驱动+小组合作教学难点1.运用面包板搭建电路，验证电路的功能难点突破措施实物训练教学准备教学过程备课内容备注D触发器1 逻辑功能（1）D=0，CP上升沿到来后，=0，触发器置0。（2）D=1，CP上升沿到来后，=1，触发器置1。D触发器的输出状态由输入信号D决定，D=0，置0；D=1置1。2 真值表        0      00      11      01      101013 工作波形图4.D触发器构成的锁存器锁存器是用来暂存数码的逻辑部件，其输出端的状态不会随输入端的状态变化而变化，仅在有锁存信号时输入的状态才被保存到输出，直到下一个锁存信号到来时才改变。典型的锁存器逻辑电路是D触发器电路。下面介绍常见的8位D锁存器74LS373。74LS373的逻辑功能图如图8-14所示，它实质上是一个带三态缓冲输出的8D触发器。图中使能端S输入CP信号，1D-8D为数据输入信号，1Q-8Q为数据输出。输出控制端（管脚1）为1时，锁存器的输出呈高阻态。逻辑功能见表8-13。图8-1474LS3738D锁存器逻辑功能图表8-1374LS373逻辑功能SDQn+10111010000XQn1XX高阻由上可知，当=0、S=1时，74LS373输出端1Q～8Q与输入端1D～8D相同；当S为下降沿时，将输入数据锁存.5D集成触发器图8-1574LS74双上升沿D触发器集成D触器有TTL电路和CMOS电路。TTL电路如74LS74，引脚排列如图8-