数字逻辑与电路设计（新形态版） 试卷及答案 共5套

第页五．（15分）某一电路有一个输入端X和一个输出端Z。当x连续出现3个“0”或2个“1”时，输出Z=1，且第4个“0”或第3个“1”使输出Z=0。典型输入输出序列为：X

:

1

0

0

1

0

0

0

0

0

0

0

1

1

1

1

0

0

1Z

:

0

0

0

0

0

0

1

0

0

1

0

0

1

0

1

0

0

0给出该逻辑要求的同步时序逻辑电路Mealy型原始状态图和状态表（初始状态定义为S0，先完成x输入1时的有效序列且当x输入1时S0的下一个状态为S1，其他状态Si依次排序）。六．（15分）试设计一个保密门。该保密门用两个按钮X1和X2控制，仅当按以下次序操作时才能打开：（1）同时按一下X1和X2；（2）先按一下X1再按一下X2；（3）先按一下X2再按一下X1；（4）同时按一下X1和X2。操作时，如果有一项不符，必须从头启动才有可能把门打开，而且在进行（3）和（4）操作时有误，还要发出报警信号。七．（20分）用D触发器设计一个移位型序列信号发生器产生序列信号1110100，移位方向为左移。要求电路能自启动。设计步骤要求：1.列出状态转移表；2.给出最简移位寄存器输入函数表达式；3.进行自启动判断，如不能自启动则对原设计进行最简修改。《数字逻辑电路》期末考试样题班级学号姓名请将答案写在答题纸上，写明题号，不必抄题，字迹工整、清晰；一．判断题（共5分，1分/题）1.利用74153数据选择器进行组合逻辑电路设计时可以实现4个变量及以上的逻辑函数。（√）2.组合电路只要有竞争就会出现错误。（╳）3.Moore型电路的状态表不能用mealy型电路的状态表表示。（╳）4.能利用138译码器实现4变量的组合逻辑电路。（√）5.等效对不具有传递特性。（╳）二．单选题（共10分，2分/题）1.NPN型三极管放大区域输出特性曲线中，iC的大小主要受（D）的控制。A．v

CEB.vBEC.iED.iB2.由或非门构成的基本RS触发器的约束条件为：（C）。A.RS=1B.R+S=1C.RS=0D.R+S=03.闭合是指不完全给定状态表在化简过程中在某一输入组合条件下的次态完全属于一个（C）即可。A.最大相容类B.最大等效类C.相容类D.等效类4.能实现总线双向控制的是（B）门电路。A.OCB.TSC.TTLD.OX5.出现1态冒险一般是（B）类型的函数直接实现的电路。A.与或式B.或与式C.与或非式D.异或式三．填空（共10分，2分/题）。。四.简答题（共20分，4分/题）F=CPCPSR五．（15分）对如下所示不完全给定的原始状态表进行简化，简化后的新状态按照a、b、c、d等按顺序进行描述。请给出闭合覆盖表和最简原始状态表。（10分）设计一个组合逻辑电路，其输入为三位二进制数A=A2A1A0，输出也为一个三位二进制数Y=Y2Y1Y0。当A的值小于2时，Y=0；当2≤A＜5时，Y=A+3；A＞5时，Y=A-3。要求用与非门实现该电路。七．（15分）电路如图（a）所示，输入电压如图（b）所示，在0<

t

<5ms的时间周期内，画出输出电压的波形（用恒压降模型，管压降为0.7V）。八．（15分）分析下图所示的脉冲型异步时序逻辑电路。写出必要步骤：1.求输出函数和控制函数；

2.列出次态方程组并给出状态表（或列出状态转移真值表）；3.画出状态图并对电路功能进行分析。《数字逻辑电路》期末考试样题班级学号姓名请将答案写在答题纸上，写明题号，不必抄题，字迹工整、清晰；一．判断题（共10分，1分/题）1.有动态冒险必定有静态冒险。（√）2.奇偶校验码可检测奇数位错，但不能定位和纠错。（√）3.74153数据选择器里4选1数据选择器的使能端是公用的。（╳）4.mealy型电路的状态图可以用Moore型电路的状态图表示。（╳）5.一片138译码器进行组合逻辑电路设计时，只能实现1个逻辑函数。（╳）6.对于任意逻辑函数F，如果将其中所有的“与”变成“或”，“或”变成“与”，0变成1，1变成0，所得到的是该函数的反演式。（╳）7.按照偶校验原则，4位信息码S1S2S3S4的校验码是：S1S2S3S4。（╳）8.基本逻辑运算中的“或”运算可以看做是两个开关串联的电路。（╳）9.具有晶体结构的纯净半导体称为本征半导体。（√）10.数字电路中的晶体三级管不应工作在放大区。（√）二．单选题（共10分，2分/题）1.反向饱和电流是由（D）漂移形成的。A．自由电子B.空穴C.多数载流子D.少数载流2.利用门延迟的JK触发器当次态Qn+1发生变化时，时钟CP为(C)。A.0B.1C.下降沿D.上升沿3.同步时序逻辑电路中，状态编码采用相邻编码法的主要目的是（D）。A.减少触发器个数B.提高电路可靠性C.提高电路工作速度D.减少电路中的逻辑门，使电路结构最简4.用138译码器进行组合逻辑电路设计时，通常1个逻辑函数需要1个（B）门电路。A.与B.与非C.或D.或非5.边沿式D触发器式一种（A）稳态电路。A.双B.单C.无D.多三．填空（共10分，2分/题）10=余3。。F=AB+C，

⨅M(0,2,6)四.简答题（共25分，5分/题）CPCPJK五．（15分）六．（15分）七．（15分）《数字逻辑电路》期末考试样题班级学号姓名请将答案写在答题纸上，写明题号，不必抄题，字迹工整、清晰；一．判断题（共10分，2分/题）1.出现1态冒险一般是异或式类型的函数直接实现的电路。（╳）2.74283的进位生成函数Gi为AB。（√）3.74153数据选择器里4选1数据选择器的选择地址端是公用的。（╳）4.Moore型电路的外部输出只与外部输入有关。（╳）5.能利用138译码器实现4变量的组合逻辑电路。（√）二．单选题（共10分，2分/题）1.扩散电流是由（C）扩散形成的。。A．自由电子B.空穴C.多数载流子D.少数载流子2.维持阻塞结构的D触发器当次态Qn+1发生变化时，时钟CP为：(D)。A.0B.1C.下降沿D.上升沿3.对完全确定原始状态表中的5个状态ABCDE进行简化，若有（B、C）、（B、D）等效，则最简状态表中只有（B）个状态。A.2B.3C.4D.54.利用138译码器实现2变量的组合逻辑电路时，需要138输出（B）个最小项。A.2B.4C.8D.165.Qn+1A.QB.1C.0