东北大学计算机组成原理课设报告

摘要本课程设计旨在通过实践加深对计算机组成原理核心概念的理解与应用。报告围绕一个简化的中央处理器（CPU）模型展开，详细阐述了从指令集架构设计、数据通路构建、控制器实现到最终系统调试的完整过程。通过Logisim仿真软件进行硬件逻辑设计与功能验证，重点实现了算术逻辑运算、数据传送以及程序控制等基本指令的执行。本设计不仅巩固了课堂所学的理论知识，更锻炼了硬件逻辑思维、问题分析与解决能力，为后续深入学习计算机体系结构奠定了坚实基础。目录1.引言1.1课程设计背景与意义1.2设计目标与主要内容1.3报告结构安排2.系统总体设计2.1设计思路概述2.2指令集架构设计2.2.1指令格式2.2.2寻址方式2.2.3指令功能说明2.3总体结构框图3.系统详细设计3.1数据通路设计3.1.1寄存器堆设计3.1.2算术逻辑单元（ALU）设计3.1.3数据存储器接口3.1.4程序计数器（PC）与指令寄存器（IR）3.2控制器设计3.2.1控制信号产生机制3.2.2微操作序列规划3.2.3状态机设计（若采用时序逻辑控制）4.系统实现与测试4.1硬件实现工具与环境4.2各模块的Logisim实现4.2.1寄存器堆模块实现4.2.2ALU模块实现4.2.3控制器模块实现4.2.4数据通路连接4.3测试方案设计4.4测试用例与结果分析4.4.1单条指令功能测试4.4.2简单程序运行测试4.4.3异常情况处理测试（如适用）5.遇到的问题与解决方案5.1设计阶段遇到的问题及解决方法5.2实现阶段遇到的问题及解决方法5.3调试阶段遇到的问题及解决方法6.总结与展望6.1课程设计工作总结6.2设计中存在的不足6.3未来改进方向与思考7.致谢8.参考文献1.引言1.1课程设计背景与意义计算机组成原理是计算机科学与技术领域的核心专业基础课程，它揭示了计算机硬件系统的内部工作机制。课程设计作为该课程的重要实践环节，旨在将抽象的理论知识转化为具体的硬件设计能力。通过亲手设计和实现一个简化的CPU模型，学生能够更直观地理解指令的执行过程、数据在各部件间的流动以及控制器如何协调硬件资源，从而深化对冯·诺依曼体系结构思想的认识。这对于培养学生的系统思维、逻辑设计能力和工程实践能力具有不可替代的作用。1.2设计目标与主要内容本次课程设计的主要目标是设计并实现一个功能相对完整的单周期CPU模型。具体内容包括：*设计一套简单但能体现基本功能的指令集，涵盖数据传送、算术运算、逻辑运算和程序控制等类型。*构建相应的数据通路，包括寄存器堆、ALU、程序计数器、指令寄存器以及存储器接口等关键部件。*设计控制器，使其能够根据不同的指令产生正确的控制信号，以驱动数据通路完成指令的执行。*在Logisim软件环境下搭建整个CPU模型，并通过编写测试程序验证其功能正确性。1.3报告结构安排本报告首先介绍课程设计的背景、意义、目标和主要内容。随后，详细阐述系统的总体设计方案，包括指令集架构和总体结构。接着，深入到各主要模块的数据通路和控制器的详细设计。之后，描述系统在Logisim中的具体实现步骤、测试方案以及测试结果分析。报告还将总结设计与实现过程中遇到的主要问题及解决方案。最后，对本次课程设计进行总结，并对未来可能的改进方向进行展望。2.系统总体设计2.1设计思路概述本设计采用单周期CPU架构，即一条指令的取指、译码、执行、访存和写回等所有阶段在一个时钟周期内完成。这种架构的优点是控制逻辑相对简单，易于理解和实现，非常适合教学实践。尽管其性能在实际应用中受限，但对于本次课程设计的目标而言，单周期模型能够清晰地展现CPU的基本工作原理。设计过程遵循自顶向下的方法，先确定整体功能和指令集，再逐步细化到各模块的具体实现。同时，也注重模块间接口的定义，确保各部分能够正确衔接，协同工作。2.2指令集架构设计2.2.1指令格式为简化设计，指令字长固定为16位。根据指令功能和操作数需求，主要定义了以下几种指令格式：1.R型指令（寄存器-寄存器型）：*格式：`[opcode(4位)][rs(4位)][rt(4位)][rd(4位)]`*说明：opcode为操作码，rs和rt为源操作数寄存器地址，rd为目的操作数寄存器地址。主要用于不需要立即数的运算指令。2.I型指令（立即数型）：*格式：`[opcode(4位)][rs(4位)][rt(4位)][immediate(4位)]`*说明：opcode为操作码，rs为源寄存器地址，rt为目的寄存器地址（或另一个源寄存器），immediate为4位立即数。用于需要一个立即数作为操作数的指令，如立即数加法、加载/存储等。3.J型指令（跳转型）：*格式：`[opcode(4位)][address(12位)]`*说明：opcode为操作码，address为12位跳转目标地址。用于无条件跳转指令。2.2.2寻址方式本设计支持的寻址方式较为基础，以满足基本功能需求：*寄存器寻址：操作数在寄存器中，通过寄存器编号访问。R型指令和I型指令的源寄存器、目的寄存器均采用此寻址方式。*立即数寻址：操作数直接包含在指令中，即I型指令中的immediate字段。*相对寻址：（针对条件跳转指令，若实现）跳转目标地址由当前PC值加上指令中给出的偏移量得到。*直接寻址：（针对J型指令）跳转目标地址直接由指令的address字段给出（可根据PC位数进行拼接）。2.2.3指令功能说明设计的指令集包含以下几类指令，具体操作码（opcode）分配和功能描述如下：1.算术运算指令*ADD(0000)：R型，`rd=rs+rt`*ADDI(0001)：I型，`rt=rs+immediate`(immediate进行符号扩展)*SUB(0010)：R型，`rd=rs-rt`2.逻辑运算指令*AND(0011)：R型，`rd=rs&rt`*OR(0100)：R型，`rd=rs|rt`*NOT(0101)：R型，`rd=~rs`(此时rt字段可忽略或设为0)3.数据传送指令*MOV(0110)：R型，`rd=rs`(将rs寄存器内容传送到rd寄存器，rt字段可忽略或设为0)*LW(0111)：I型，`rt=MEM[rs+immediate]`(从内存地址`rs+immediate`处读取数据到rt寄存器)*SW(1000)：I型，`MEM[rs+immediate]=rt`(将rt寄存器内容写入内存地址`rs+immediate`处)4.程序控制指令*JMP(1001)：J型，`PC=address`(无条件跳转到address指定的地址)*BEQ(1010)：I型，`if(rs==rt)thenPC=PC+2+(immediate<<1)`(若rs等于rt，则相对跳转，偏移量为immediate符号扩展后左移1位)*HLT(1111)：停机指令，使CPU停止运行。2.2.4指令功能说明对上述指令的功能进行简要说明：*ADD,SUB：对两个源寄存器中的数据进行加减运算，结果存入目的寄存器。*ADDI：将源寄存器的内容与符号扩展后的立即数相加，结果存入目的寄存器。*AND,OR,NOT：对源寄存器中的数据进行按位与、按位或、按位非运算（NOT为单操作数），结果存入目的寄存器。*MOV：将一个寄存器的内容复制到另一个寄存器。*LW,SW：实现寄存器与数据存储器之间的数据读写操作，地址由基址寄存器（rs）内容加上立即数偏移得到。*JMP：将程序计数器（PC）直接设置为指令中给出的目标地址。*BEQ：比较两个源寄存器的内容，若相等则进行相对跳转。*HLT：使CPU进入停机状态，不再执行后续指令。2.3总体结构框图单周期CPU的总体结构框图如下所示，主要由以下几个部分构成：*程序计数器（PC）：用于存放下一条要执行指令的地址。*指令存储器（ROM）：用于存放机器指令。*指令寄存器（IR）：用于存放当前正在执行的指令。*控制器（ControlUnit）：根据IR中的指令opcode产生控制信号，控制数据通路中各部件的操作。*寄存器堆（RegisterFile）：包含多个通用寄存器，用于临时存放运算数据。*算术逻辑单元（ALU）：执行各种算术和逻辑运算。*数据存储器（RAM）：用于存放程序运行过程中的数据。*符号扩展单元（SignExtender）：将短立即数扩展为与数据通路宽度一致的带符号数。*多路选择器（MUX）：用于在不同的数据通路之间进行选择切换。（注：此处应有框图，但文本中无法直接绘制。实际报告中应手绘或使用工具绘制清晰的结构框图，标明各部件名称及主要数据流向。）数据在部件间的主要流动路径为：1.PC指向ROM中的指令地址，取出指令存入IR。2.IR中的opcode送入控制器，产生控制信号。3.IR中的寄存器地址字段用于从寄存器堆中读取相应寄存器的值。4.ALU根据控制信号对输入数据进行运算。5.运算结果或从数据存储器中读取的数据，根据控制信号写回寄存器堆或写入数据存储器。6.PC根据控制信号（如跳转、顺序执行）更新为下一条指令的地址。3.系统详细设计3.1数据通路设计数据通路是CPU中传送数据和进行运算的物理路径，由各种寄存器、ALU、存储器以及连接它们的总线和多路选择器构成。3.1.1寄存器堆设计寄存器堆包含若干个通用寄存器。本设计中，考虑到指令格式中寄存器地址为4位，故设置16个通用寄存器（编号0至15），每个寄存器宽度为16位。寄存器堆需要支持两个端口的同时读操作和一个端口的写操作。*读操作：由rs和rt字段指定的寄存器地址，通过两个读地址端口（read_addr1,read_addr2）输入，读出的数据分别从read_data1和read_data2端口输出。读操作是组合逻辑，无需时钟沿触发。*写操作：当写使能信号（reg_write）有效时，在时钟上升沿将write_data端口的数据写入由write_addr端口指定的寄存器。*特殊寄存器：R0寄存器设计为恒零寄存器，即无论写入什么值，读出始终为0，这在某些指令（如需要零操作数时）中非常有用。3.1.2算术逻辑单元（ALU）设计ALU是数据通路的核心运算部件，根据控制信号（ALU_control）执行不同的运算功能。*输入：两个16位操作数（A和B），3位ALU控制信号。*输出：16位运算结果（result），以及若干标志位。本设计中主要考虑零标志位（zero），当运算结果为0时，zero信号为1，否则为0，该信号主要用于条件跳转指令（如BEQ）的判断。*支持的运算：根据3位控制信号，ALU可实现如加法（ADD）、减法（SUB）、按位与（AND）、按位或（OR）、按位非（NOT）、逻辑左移（SLL）、逻辑右移（SLR）等操作。具体的控制信号编码与运算的对应关系将在控制器设计中详细定义。3.1.3数据存储器接口数据存储器用于存储程序执行过程中的变量和中间结果，设计为同步读写的RAM。*地址输入：16位地址信号（addr）。*数据输入/输出：16位数据输入（write_data）和数据输出（read_data）。*控制信号：读使能（mem_read）和写使能（mem_write）。当mem_read有效时，读出addr指定地址的数据到read_data；当mem_write有效时，在时钟上升沿将write_data写入addr指定的地址。3.1.4程序计数器（PC）与指令寄存器（IR）*程序计数器（PC）：16位寄存器，用于存放下一条要执行指令的地址。在每个时钟周期，PC的值被送到指令存储器的地址端以取指。取指完成后，PC需要根据指令类型（顺序执行、跳转、分支）更新。*更新逻辑：*顺序执行：`PC_new=PC+2`（因指令字长16位，即2字节，故地址加2）。*JMP指令：`PC_new={PC[15:12],address}`（假设J型指令的address字段直接拼接高位形成新PC，具体需根据地址范围确定，此处简化）。*BEQ指令：若zero标志位为1，则`PC_new=PC+2+(sign_extended_immediate<<1)`；否则，顺序执行。*控制信号：PC_write使能信号，在每个周期更新PC的值。*指令寄存器（IR）：16位寄存器，用于存放当前正在执行的指令。在取指阶段，从指令存储器读出的指令在时钟上升沿打入IR。IR的输出将被分解为opcode、rs、rt、rd、immediate、address等字段，分别送往控制器和数据通路