《摩托车照明电路》-学习情境8

一、知识准备1.1数字电路和逻辑代数基拙电子电路处理的信号分为模拟信号和数字信号两类。模拟信号是指在时间上和数值上连续变化的信号。数字信号是指在时间上和数值上都离散的信号。数字信号常用抽象出来的二值信息1和0表示，反映在电路上就是高电平和低电平两种状态，如图8-2所示为模拟信号和数字信号的波形。

1.数制数制是用一组统一的符合和规则表示数的方法。十进制是人们在日常生活中常用的一种计数体制，而在数字电路中则采用二进制、八进制、十六进制。下面介绍常用的十进制、二进制和十六进制，如表8-1所列。下一页返回一、知识准备1)十进制十进制有0,1,2,3,4,5,6,7,8,9十个数码，基数为10，其进位规则是“逢十进一”，即每位计满10就向高位进1，如9+1=10。十进制的各个数位的位权是基数10的幂。一个十进制数可以用按权展开法表示为对于任意一个十进制数N，可以用位权展开式表示为式中:n为整数部分的位数;m为小数部分的位数。

上一页下一页返回一、知识准备2)二进制二进制是数字电路中应用最广泛的一种数制。在二进制中，只有0和1两个数码，基数为2，每个数位的位权值是2的幂，其进位规则是“逢二进一”，即每位计满2就向高位进1，例如1+1=10。一个二进制数可以用按权展开法表示，并可以通过按权展开法把二进制数转换为十进制数，如

对于任意一个二进制数N，可以用位权展开式表示为

上一页下一页返回一、知识准备

将十进制数转换为二进制数采用“除2取余”法，即整数部分连续除2取余数，先取出的余数为二进制数的低位数码，后取出的余数为二进制数的高位数码。3)十六进制十六进制有0,1,2,3,4,5,6,7,9,9,A,B,C,D,E,F十六个数码，其中A~F分别代表十进制的10~15。十六进制的基数为16，各个数位的位权是基数16的幂。其进位规则是“逢十六进一”，即每位计满16就向高位进1，例如F+1=100一个十六进制数可以用按权展开法表示，并可以通过按权展开法把十六进制数转换为十进制数，如

对于任意一个十六进制数N，可以用位权展开式表示为上一页下一页返回一、知识准备

若要将十进制数转换为十六进制数，可先将十进制数转换为二进制数，再由二进制数转换为十六进制数。从二进制数的小数点开始，分别向右、左按4位分组，最后不满4位的则需补0，将每组用对应的十六进制数代替，就是等值的十六进制数。

2.码制码制是指编码的规则，即用数字、字母或符号表示对象或信号的规则。常用的码制是BCD码和可靠性编码等。用4位二进制数表示1位十进制数的编码方法称二一十进制编码，简称BCD码。常用的BCD码有8421码、2421码和5421码等。上一页下一页返回一、知识准备

在这里介绍最常用的8421BCD码，它每一位的权是固定不变的，按高位到低位排序，依次为8(即2^3),4(即2^2),2(即2^1),1(即2^0)，故称为8421BCD码。它和十进制数之间的关系，可直接变换。逻辑代数也称布尔代数，是分析和设计逻辑电路的一种数学工具。逻辑代数的取值只有“0”和“1"，它们不具有数量的概念，而是用来表示矛盾的双方、两种对立的状态、事件的真伪。在数字系统中，开关的接通与断开，晶体管的导通与截止，电压的高和低，信号的有和无都可用0和1这两种不同的逻辑值来表示。上一页下一页返回一、知识准备

数字系统的逻辑关系都是由“或”、“与”、“非”运算组合而成。下面介绍这三种逻辑运算。

1)“或”运算“或”运算也叫逻辑加，逻辑表达式为

F=A+B(读"F等于A加B”或“F等于A或B")

其意义是:决定某一事件发生的多个条件中，只要有一个或一个以上条件成立，事件便可发生。该逻辑关系可用表8-2来描述。由表8-2可得出“或”运算的运算法则为

0+0=0;0+1=1;1+0=1;1+1=1上一页下一页返回一、知识准备2)“与”运算“与”运算也叫逻辑乘，逻辑表达式为

F=A·B(读"F等于A乘B”或“F等于A与B”)

其意义是:决定某一事件发生的多个条件必须同时具备，事件才能发生。该逻辑关系可用表8-3来描述。由表8-3可得出“与”运算的运算法则为

0·0=0;0·1=0;1·0=0;1·1=13)“非”运算“与”运算也叫“反”运算，逻辑表达式为

F=(读"F等于A非”或“F等于A反”)上一页下一页返回一、知识准备

其意义是:某一事件的条件成立时，这个事件不发生;而该条件不成立时，这个事件就发生。该逻辑关系可用表8-4来描述。由表8-4可得出“与”运算的运算法则为

=1;=0

逻辑代数的公理和基本定理如表8-5所列。逻辑代数的重要“则

1.代入规则任何一个含有变量A的逻辑等式，如果将所有出现A的位置都代之以同一个逻辑函数，则等式仍然成立。这个规则称为代入规则。例如，已知,这是二变量的摩根定理，若将等式中的B用F=B+C代入，就得到上一页下一页返回一、知识准备

即这是三变量的摩根定理。

2.反演规则如果将逻辑函数表达式F中的“·”变成“+”，“+”变成“·”，"0”变成“1”，“1”变成“0"，原变量变成反变量，反变量变成原变量，则所得到的新函数表达式为原函数F的反函数F。这个规则称为反演规则。例如，已知F=AB+，根据反演规则可得:3.对偶规则上一页下一页返回一、知识准备

如果将逻辑函数表达式F中的“·”变成“+","+”变成“·”，“0”变成“1”，“1”变成“0"，而逻辑变量保持不变，得到一个新的逻辑表达式F'，则称F'为F的对偶式。若两个逻辑函数表达式F和G相等，则其对偶式F'和G'也相等。这一规则称为对偶规则。逻辑函数的代数化简法逻辑函数的化简，通常是将逻辑函数化成最简“与或”表达式。也就是说，表达式中含有与项个数达到最少，且在满足与项个数最少的条件下，各与项所含的变量数达到最少。例如，F=A+BC就是最简“与或”表达式。代数化简法就是运用逻辑代数的公理、定理和规则对逻辑函数进行化简。上一页下一页返回一、知识准备

这种方法没有固定的步骤可以遵循，主要取决于对逻辑代数的公理、定理和规则的熟练运用程度。1.2门电路的认识

1.2.1认识逻辑门电路首先，认识一下与门、或门和非门的电路符号，如图8-3所示。

1.与门在数字电路中，实现与逻辑关系的电路称之为与门电路。与逻辑关系，也称为逻辑乘，或称为与运算、逻辑乘运算。图8-3(a)是两个输入端的与门电路逻辑符号。与门逻辑关系的表达式为

Y=A·B=AB(8.1)

上一页下一页返回一、知识准备

读成“Y等于A与B”，或“A乘B”。“与”逻辑的输入变量不一定只有两个，可以有多个。与逻辑运算的规则为:有0出0，全1为1。与运算的逻辑关系还可以用真值表来表示。所谓真值表，就是将逻辑变量各种可能取值的组合及其相应的逻辑函数值列成的表格，如表8-6所示。

图8-4是有两个输入端的二极管与门电路，A,B为两个输入变量，Y为输出变量。设A,B输入端的高、低电平分别为3V,0V，二极管的正向导通压降0.7V。A,B中只要有一个是低电平0V，则必有一个二极管导通，使F为0.7V。只有A,B中全是高电平3V,Y才为3.7V。输入与输出的逻辑电平关系如表8-7所列。上一页下一页返回一、知识准备

如果规定3V以上为高电平，用逻辑1表示;0.7V以下为低电平，用逻辑0表示，则可以将表8-7转换为表8-8。显然，Y和A,B是逻辑与关系:Y=A·B。

2.或门实现或逻辑关系的电路称之为或门电路。或逻辑关系，也称为逻辑加，或称为或运算、逻辑加运算。图8-3(b)是两个输入端的与门电路逻辑符号。与门逻辑关系的表达式为

Y=A+B(8.2)

读成“Y等于A或B"，或“Y等于A加B"。“或”逻辑的输入变量不一定只有两个，可以有多个。或逻辑运算的规则为有1出1，全0为0。或逻辑真值表如表8-9所列。上一页下一页返回一、知识准备

图8-5是有两个输入端的二极管或门电路，A、B为两个输入变量，Y为输出变量。设A,B输入端的高、低电平分别为3V,0V，二极管的正向导通压降0.7V。A,B中只要有一个是高电平3V，则必有一个二极管导通，使F为2.3V。只有A,B中全是低电平0V,Y才为0V。输入与输出的逻辑电平关系如表8-10所列。如果规定2.3V以上为高电平，用逻辑1表示;0.7V以下为低电平，用逻辑0表示，则可以将表8-10转换为表8-11。显然，Y和A,B是逻辑或关系:Y=A+B。3.非门实现非逻辑关系的电路称之为非门电路。图8-3(c)是非门电路逻辑符号。非门逻辑关系的表达式为

Y=(8.3)上一页下一页返回一、知识准备

读成“Y等于A非”。非逻辑只有一个输入变量。其真值表如表8-12所列。

图8-6为三极管构成的非门电路。当输入端A为高电平1(3v)时，三极管饱和导通，Y端输出0.3V的饱和电压，属于低电平;而输入端A为低电平0(0V)时，三极管截止，Y端的电压近似等于电源电压，输出高电平。因此，该电路的输入与输出信号状态满足非逻辑关系，则Y=。

4.复合逻辑门电路与门、或门、非门是三种基本逻辑门，二极管与门和或门电路简单，缺点是存在电平偏移、带负载能力差、工作速度低、可靠性差。上一页下一页返回一、知识准备

非门的优点恰好是没有电平偏移、带负载能力强、工作速度高。因此，常将二极管与门、或门和三极管非门连接起来，构成二极管、三极管复合逻辑门电路。1)与非门

图8-7为与非门的电路和逻辑符号。电路由两部分组成，虚线左边是二极管与门，右边是三极管非门。因此，输入和输出之间是与非关系，其真值表如表8-13所列。逻辑表达式为

Y=(8.4)2)或非门

图8-8为或非门的电路和逻辑符号。电路由两部分组成，虚线左边是二极管或门，右边是三极管非门。上一页下一页返回一、知识准备

因此，输入和输出之间是或非关系，其真值表如表8-14所列。逻辑表达式为

Y=(8.5)1.2.2认识集成门电路由于用分立元件组成的门电路，使用元件多、焊接点多、可靠性差、体积大、功耗大、使用不便，因此在数字设备中一般极少采用。而日前使用的门电路大多为集成门电路，以半导体器件为基本单元，集成在一块硅片上，并具有一定的逻辑功能的电路称为集成门电路。最常用的集成门电路是TTL系列和CMOS系列。这两种不同系列的门电路中，可以找到具有相同逻辑功能的门电路。图8-9为各种不同的集成门电路。上一页下一页返回一、知识准备1.TTL集成门电路

TTL电路，即晶体管—晶体管逻辑电路，该电路内部各级均由晶体管构成。

1)TTL集成门电路型号根据工作温度的不同和电源电压允许工作范围的不同，我国TTL数字集成电路分为CT54系列和CT74系列两大类。它们的工作条件如表8-15所列。

CT54系列和CT74系列具有完全相同的电路结构和电气性能参数。CT54系列常用于军品;而CT74系列TTL集成电路则适合在常规条件下工作，常用于民品。

上一页下一页返回一、知识准备74系列集成电路通常为双列直插式塑料封装，如图8-10所示的74LS00实物图及外引脚排列图，在一块集成电路芯片上集成了四个与非门，各个与非门互相独立，可以单独使用，但它们共用一根电源引线和一根地线。不管使用哪个门，都必须将VCC接+5V电源，地线引脚接公共地线。双列直插集成块的引脚识别方法是:将集成电路水平放置，引脚向下，印有型号的一面向上，并将识别标志对着自己，左下端的第一个引脚为1脚，按逆时针方向依次为其他各引脚。若是单列直插式，则将印有型号的一面朝自己，从识别标志开始从左至右依次为各引脚。上一页下一页返回一、知识准备2)常用的TTL集成门

74LS00是2输入四与非门集成电路芯片，内含四个2输入与非门，如图8-10所示，其逻辑表达式为:Y=74LS20是4输入二与非集成电路芯片，内含两个4输入与非门，如图8-11所示，其逻辑表达式为:Y=74LS04是带有六个非门的芯片，引脚功能如图8-12所示，其逻辑表达式为Y=74LS08内含四个2输入与门，引脚功能如图8-13所示，其逻辑表达式为Y=AB上一页下一页返回一、知识准备3)TTL集成门电路的使用注意事项

(1)正确选择电源电压

TTL门对电源电压的稳定性要求较严，一般为4.5~5.5V。在使用时不能将电源与地颠倒接错。为了防止干扰，一般还要在电源与地之间接入滤波电容。

(2)对输入端的处理对与门和与非门不用的输入端处理方法有三种，如图8-14所示。一是接电源+5V或通过1~3kΩ的电阻接电源，如图8-14(a)所示;二是与使用输入端并联，如图8-14(b)所示，但并联时对信号的驱动电流要求增加了;三是在外界干扰很小时，可悬空不接，如图8-14(c)所示。上一页下一页返回一、知识准备

对或门和或非门不用的输入端处理方法有两种，如图8-15所示。一是接地，如图8-15(a)所示;二是与使用输入端并联，如图8-15(b)所示。对于触发器等中等规模集成电路来说，不用的输入端不能悬空，应根据逻辑功能接入适当电平。

(3)对输出端的处理除“三态门”、“集电极开路”门外，TTL集成电路的输出端不允许并联使用，更不允许直接与电源或地连接，否则可能造成器件损坏。

(4)其他应在电路切断电源时拔、插集成电路，严禁带电操作，否则易引起集成电路的损坏。上一页下一页返回一、知识准备2.CMOS集成门电路

CMOS集成门电路是一种互补对称场效应管集成门电路，是近年来国内外迅速发展、广泛应用的一种电路。1)常见CMOS集成门电路型号

CMOS数字电路有三个系列产品:(1)4000B系列。4000B系列数字集成电路为国际通用标准系列，是20世纪80年代CMOS代表产品之一。其特点是功耗很小、价格低，但工作速度较低。4000系列数字集成电路品种繁多、功能齐全，现在仍被广泛应用，门电路仅是其中一部分。上一页下一页返回一、知识准备(2)40Hxx系列。40Hxx系列数字集成电路为国标CC40H系列xx。其特点是工作速度较高，但品种较少，使用不多，其引脚功能与74系列TTL电路同序号品种相同。

(3)74HCxx系列。74HCxx系列数字电路是CMOS产品中应用最广泛的品种之一。其特点是性能比较优越、功耗低、速度高，其引脚功能与74系列TTL电路同序号品种相同。

2)常用CMOS集成门

CD4011是一种常用的四2输入CMOS与非门，采用14引脚双列直插塑料封装，其引脚排列如图8-16所示。上一页下一页返回一、知识准备CD40106是一种常用的六输入CMOS反相器，采用14引脚双列直插塑料封装，其引脚排列如图8-17所示。

3)CMOS集成门电路的使用注意事项

(1)正确选择电源电压

CMOS门电路的工作电源电压的范围比较宽，一般为3~18V。选择电源电压时首先要考虑不要超过极限电压，其次要注意电源电压下降会引起电路的工作频率下降或增加传输延迟时间。

(2)防止CMOS电路出现晶闸管效应当CMOS电路输入端施加的电压过高或过低，或电源电压突然变化时，电源电流可能会迅速增大，烧坏器件，这种现象称为晶闸管效应。防止晶闸管效应的主要措施有以下几种:上一页下一页返回一、知识准备①输入端电压不能大于VDD和小于0V;②要消除对电源的干扰;③在条件允许的情况下，尽可能降低电源电压。如果电路的工作频率比较低，用5V电源供电最好;④对使用的电源采用限流措施，使电源电流被限制在30mA以内。

(3)对输入端的处理①应保证输入端信号幅度值不超过CMOS电路的电源电压;②输入脉冲信号的上升和下降时间一般应小于数毫秒，否则电路工作不稳定或损坏器件;③CMOS门电路不用的输入端一定不能悬空，应根据实际要求接入适当的电压。上一页下一页返回一、知识准备

对与门和与非门多余的输入端应按逻辑功能的要求接电源VDD或高电平;对或门和或非门多余的输入端应按逻辑功能的要求接地或低电平。不用的输入端不宜与使用的输入端并联，否则会使工作速度下降;④CMOS电路的输入端都设有钳位二极管保护电路，导电时其电流容限一般为1mA，在可能出现较大的瞬态输入电流时，应串接输入电阻。若电源电压为10V，则限流电阻取10kΩ即可。电源电压的极性切记不能接反，否则保护二极管很快就会因过流而损坏。(4)对输出端的处理①CMOS电路的输出端不能直接接在一起，否则会形成低阻通路，造成电源短路;上一页下一页返回一、知识准备②在CMOS逻辑系统设计中，应尽量减小电容负载，电容负载会降低CMOS集成电路的工作速度和增加功耗;③CMOS电路在特定条件下可以并联使用。当同一芯片上有两个以上用同样器件并联使用时，可增大输出灌电流和拉电流负载能力，同样也提高了电路的速度。但器件的输出端并联，输入端也必须并联;④CMOS电路的输出端既不能直接与电源竹讨目接，也不能直接与接地点从、相接，否则输出级的MOS管会因过流而损坏，而且不同芯片的输出端不能并联;⑤除“三态门”、“集电极开路”门外，TTL集成电路的输出端不允许并联使用，更不允许直接与电源或地连接，否则可能造成器件损坏。上一页下一页返回一、知识准备(5)其他①应在电路切断电源时拔、插集成电路，严禁带电操作，否则易引起集成电路的损坏;②由于CMOS集成电路为高输入阻抗器件，易受外界干扰，在存放和运输中，最好用防静电材料包装;③组装、调试CMOS电路时，所用工具、仪表、工作台均应良好接地，同时要防止操作人员的静电干扰损坏器件。集成门电路功能及参数测试

1.TTL与非门电路参数测试

1)有关参数概念上一页下一页返回一、知识准备

输出高电平VOH是指与非门有一个以上输入端接地或接低电平时的输出电平。空载时，VOH必须大于标准高电平(VSH=2.4V)，接有上拉电流负载时，VOH将下降。输出低电VOL是指与非门所有输入端都接高电平时的输出电平。空载时，VOL必须低于标准低电平(VSL=0.4V)，接有灌电流负载时，VOL将上升。输入短路电流IIS是指被测输入端接地，其余输入端悬空时，由被测输入端流出的电流，一般IIS<1.6mA。开门电平VON是指输入高电平的下限值。即保证输出标准低电平(0.4V)时，允许的最小输入高电平值。关门电平VOFF是指输入低电平的上限值。即保证输出标准高电平(2.4V)时，允许的最大输入低电平值。上一页下一页返回一、知识准备2)四2输入与非门74LS00集成电路参数测试测试项日如下，把相应参数填人表8-16。(1)按如图8-18(a)所示，接好电路，测试输出高电平;(2)按如图8-18(b)所示，接好电路，测试输出低电平;(3)按如图8-18所示，接好电路，测试输入短路电流;(4)按如图8-18所示，接好电路，测试输出为低电平时的负载电流。

2.CMOS与门电路逻辑功能测试

CC4081是四2输入与门，采用14引脚双列直插塑料封装，其引脚排列如图8-19所示。按图8-19(b)所示，接好电路调试，并将CC4081与门逻辑功能真值表填入表8-17。上一页下一页返回一、知识准备1.3组合逻辑电路的认识认识组合逻辑电路图数字电路根据逻辑功能的不同特点，可以分成两大类:一类叫组合逻辑电路(简称组合电路);另一类叫做时序逻辑电路(简称时序电路)。任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关的逻辑电路，称为组合逻辑电路。任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态的逻辑电路，称为时序逻辑电路，或者说，还与以前的输入有关。图8-20所示为组合逻辑电路。组合逻辑电路的分析与设计

1.组合逻辑电路的分析上一页下一页返回一、知识准备

组合逻辑电路的分析主要是根据给定的组合逻辑电路图，找出输出信号与输入信号间的关系，从而确定它的逻辑功能。组合逻辑电路的分析步骤如下:(1)根据给定的逻辑电路写出输出逻辑函数式。一般从输入端向输出端逐级写出各个门输出对其输入的逻辑表达式，从而写出整个逻辑电路的输出对输入变量的逻辑函数式。

(2)化简逻辑函数式。

(3)列出逻辑函数的真值表。将输入变量的状态以二进制数顺序的各种取值组合代入输出逻辑函数式，求出相应的输出状态，并填人表中，即得真值表。上一页下一页返回一、知识准备(4)分析逻辑功能。通常通过分析真值表的特点来说明电路的逻辑功能。

2.组合逻辑电路的设计组合逻辑电路的设计，是根据给出的要求设计出能实现这一逻辑要求的最简逻辑电路。组合逻辑电路的设计步骤如下:(1)分析设计要求，列真值表。根据题意确定输入变量和输出函数及它们相互间的关系，然后将输入变量以二进制顺序的各种取值组合排列，列出真值表;(2)根据真值表写出输出逻辑函数表达式，将真值表中输出为1所对应的各个最小项进行逻辑加后，便得到输出逻辑函数表达式;上一页下一页返回一、知识准备(3)对输出逻辑函数进行化简;(4)根据最简输出逻辑函数式画逻辑图。可根据最简与或输出逻辑函数表达式画逻辑图，也可根据要求将输出逻辑函数变换为与非表达式、或非表达式、与或非表达式或其他表达式来画逻辑电路图。1.4编码器的认识认识编码器

图8-23所示为10-4线优先编码器。编码器将特定含义的输入信号(文字、数字、符号等)转换成二进制代码的过程称为编码。实现编码功能的数字电路称为编码器。上一页下一页返回一、知识准备

按照编码方式的不同，编码器可分普通编码器和优先编码器。

1.二进制编码器用二进制代码表示有关对象或某种信号的过程叫做二进制编码。n位二进制代码则有2^n种状态，可以表示2^n个信号。用n位二进制代码对N=2^n个信号进行编码的电路叫做二进制编码器。下面以8-3线编码器为例说明二进制编码器的原理，如图8-24(a)所示。

8-3线是指有8条输入信号线I0,I1,...I7，有3条输出线Y2、Y1、Y0。由于某一时刻编码器只能对一个输入信号进行编码，在输入端不允许出现两个或两个以上信号同时为1的情况，所以I0、I1...I是相互排斥的，其真值表如表8-20所列。上一页下一页返回一、知识准备

根据I0~I7是相互排斥的这一特殊的约束条件，只要将输出函数值为1的变量直接加起来，即可得到相应的最简“与或”表达式，然后再把“与或”表达式转换为“与非—与非”表达式，即根据逻辑表达式可画出用“与非”门组成的3位二进制编码器，如图8-24(b)所示。需要指出的是，I0的编码可以隐含起来，当I1~I7均为0时，电路的输出就是I0的编码。

2.二一十进制编码器上一页下一页返回一、知识准备

将十进制数0~9的10个数字编成10个BCD代码的电路，称为二—十进制编码器。图8-25是二—十进制编码器的逻辑图和示意图。由于某一时刻编码器只能对一个输入信号进行编码，在输入端不允许出现两个或两个以上信号同时为1的情况，所以I0,I1,...I9是相互排斥的，其真值表如表8-21所列。由真值表可得上一页下一页返回一、知识准备

根据逻辑表达式可画出8421BCD编码器逻辑电路图，如图8-25(b)所示。注意:I0的编码是隐含的，当I1~I9均为0时，电路的输出就是I0的编码。

3.优先编码器前面介绍的编码器并不实用，其原因是两个或两个以上的输入信号同时有效时，编码器将产生错误的输出。所谓优先编码器，是指同时存在两个或两个以上输入有效信号时，电路只对优先级高的输入信号进行编码，而对优先级低的信号不起作用，从而避免编码错误。

74LS147是一个优先编码的8421BCD编码器，图8-26为74LS147的逻辑电路图和逻辑符号。74LS147的实物图和引脚排列图参见图8-23。上一页下一页返回一、知识准备74LS147有9条输入信号线，输入低电平有效，即取值为。时表示有信号，为1时表示无信号;有4条输出线，输出是8421BCD码的反码。

表8-22是74LS147优先编码器的真值表，的优先权最高，为最低。当输入端同时出现多个为0的信号时，编码器只对优先级别最高位出现0的输入端进行编码，其他级别低的输入端可以是任意值(0或1)，用“x”表示。通过对74LS147进行简单的测试来了解其逻辑功能。测试线路如图8-27所示。测试过程中，把低电平用。表示，高电平用1表示;灯亮用1表示，灯灭用。表示，则测试结果如表8-23所列。上一页下一页返回一、知识准备

根据测试结果，可得出74LS147优先编码器具有如下特点:(1)输入为低电平有效，"0”表示有编码信号，"1”表示无编码信号;(2)无I0输入，它是隐含的，当无编码信号即I9~I1输入全为高电平时，输出为1111，此时相当于对I0进行了编码;(3)输出信号为将相应输入信号的8421码分别取反后输出。如I7有效时，札应的8421码为0111，对其取反后输出为1000;(4)输入信号的优先级别为I9最高，I1最低。如当I7有效，而I8和I9无效时，不管I1~I6是否有效，编码器只对I7进行编码。上一页下一页返回一、知识准备1.5译码器的认识认识译码器如图8-28所示，74LS138译码器为二进制译码器，74LS42译码器为二—十进制译码器。

1.二进制译码器将二进制代码按其原意翻译成相应的输出信号的电路，称为二进制译码器。下面以三位二进制译码器逻辑电路(3-8线译码器)为例说明二进制译码器的工作特点。三位二进制译码器有三个输入变量A,B,C，有八个输出变量，输出信号都是低电平有效。其真值表如表8-24所列。上一页下一页返回一、知识准备

由真值表可以得到下列逻辑表达式:

由逻辑表达式可以得到逻辑电路图，如图8-29所示。

图8-30为74LS138集成译码器的管脚排列图和逻辑符号图。图中A0~A2为三个输入端，Y0~Y7为八个输出端，因此又叫3-8线译码器。STA、为三个使能端。三个使能端的作用为:STA为高电平且为低电平有效，即当STA为1且均为0时，译码器处于工作状态，否则译码器不工作。其输入输出逻辑关系如表8-25所列。上一页下一页返回一、知识准备2.二—十进制显示译码器在数字系统中，经常需要将二进制代码用十进制数显示出来。这就需要用二—十进制显示译码器，把8421BCD码译成特定的代码，再用数码显示器把十进制数显示出来。

1)数码显示器常用的数码显示器有半导体数码管、荧光数码管、辉光数码管、液晶数码管等。下面介绍WD404A半导体数码管。半导体数码管是用LED组成的字形显示器件。将七个LED组成七个字段，通过控制LED发光的数目来显示0~9的十进制数。图8-31所示是WD404A外形引肚P图和等效电路。上一页下一页返回一、知识准备DP是一个增设的小数点发光二极管。WD404A数码管采用共阳极接法，当某个阴极接低电平时，该字段就发光。选择不同的字段发光，可显示出不同的数码。

2)74LS47显示译码器

74LS47显示译码器的主要功能是把8421BCD码译成对应于数码管七个字段的信号，用于驱动数码管显示十进制数码。74LS47的引脚如图8-32所示。在图8-32中，A3、A2、A1、A0是四位二进制数输入信号，是7段译码器输出信号，是使能端，起到辅助控制作用。74LS47的真值表如表8-26所列。上一页下一页返回一、知识准备74LS47除具备正常译码显示功能之外，还具有以下几个辅助功能:(1)灯测试()功能当=0时，a~g均为0，数码管各段显示8字形可用来测试数码管的好坏;当=1时，译码器按输入BCD码正常显示。

(2)灭灯()功能当=0时，a~g均为1，数码管七段字形全剖过急灭，在不需要的时候可以降低功耗;当=1时，正常译码显示。

(3)灭零()功能当=0时，若输入端A3A2A1A0=0000,a~g均为1，实现灭零;若输入端为其他BCD码，则照常显示。可以用来灭译码器输出中多余的零。上一页下一页返回一、知识准备(4)灭零()功能通常与BI并在一起，其输出表达式为。由此可知，当=1,=1;ABCD=0000时，=0该信号既可以使本位灭灯，又同时输出低电平信号，为相邻位提供灭零条件。上一页返回二、任务实施

设计三人表决器1.逻辑电路设计设计任务要求:设计一个供A,B,C三人表决的电路，多数人同意通过并且A具有否决权，要求用与非门设计。输入端为高电平时表示同意，输出端为高电平时表示通过。

(1)由设计的逻辑要求列出真值表，如表8-27所列。

(2)根据真值表写出组合逻辑电路的逻辑函数表达式，并进行化简。根据表8-27得到表达式为

(3)根据化简后的逻辑表达式画出逻辑电路图，如图8-33所示。下一页返回二、任务实施(4)选择集成芯片。由逻辑函数表达式分析可得，逻辑电路图需要三个与非门来实现，故可以选用一块四2输入的与非门芯片来实现。以CC4011为例，可得如图8-34所示的电路。三人表决器的安装与调试

1.元件选择参照电路原理图核对元器件数目、型号，如表8-28所列。

2.元器件检测用万用表检测所需元器件。

3.安装按图8-34连接好电路。上一页下一页返回二、任务实施

对照电路图，仔细检查电路是否安装正确以及导线是否符合要求。特别要检查发光二极管的极性是否正确，并且要检查电源的正、负极是否接反。检查电路无误后，按集成电路标记目的方向插好集成电路。

4.电路测试闭合开关S接通电源，按表8-29的要求分别设置开关A,B,C的不同组合状态，“0”表示开关接通低电平;"1”表示开关接通高电平。用万用表分别测量A,B,C,Y的电位，将测量结果填人表8-29中，观察并记录发光二极管的状态。测试完成后要分析测试结果。上一页返回三、能力与知识拓展—其他组合逻辑部件的认识3.1加法器