CN119046211B 一种数据处理系统、方法及计算机系统 （浪潮电子信息产业股份有限公司）

2处理核心，用于当所述第一连接器和所述第二连接器利用所述线缆连所述内存扩展板包括所述存储组件和控制组件，所述控制组所述第一控制器还用于将接收到的所述第一主机访问请求转换为所述扩展访问请求于将所述内部访问请求转发至所述第一控制器，和/或将所述第一主机访问请求转发至所分析处理模块，用于基于接收到的当前访问请求所述内存控制模块具体用于响应于接收到的所述第一内存访问请求，对3所述内存控制模块具体用于响应于接收到的所述第二内存访问请求，对所述内存控制模块具体用于响应于接收到的所述第三内存访问请求，对共享内存控制器，用于将接收到的目标内存访问请求的访问地15.根据权利要求14所述的数据处理系统，其特征在于，所述存储组件还包括内存颗所述内存访问控制器具体用于解析并转发所述目标内存访问请求访问信息包括目标内存访问请求对应的访问缓存控制器，用于响应于所述访问信息中的访问类型为读操作所述存储控制器，用于按所述缓存控制器发送的访问信息中的访问地址所述存储控制器还用于按所述缓存控制器发送的访问信息中4所述读取地址范围在所述非易失性存储设备中读取待缓存数据所述缓存控制器具体用于响应于所述访问信息中的访问类型为读操述待缓存数据中的响应数据返回至所述内存通过所述处理板上的处理核心在所述第一连接器和所述第二连接器利用所述线缆连间与所述存储组件之间的第一映射关系，并转发符合所述第一映射关系的内部访问请求；所述内部访问请求包括所述处理核心生成的第一内部通过所述处理板上的第一控制器将接收到的所述内部访问请求转换为扩展访问请求通过所述内存扩展板上的控制组件响应所述扩展访问请求对所述存储组件执行访问5的数据集和计算任务。但在GPU芯片访问这些扩展内存时，必须通过CPU（Central处理板访问扩展内存时和服务器主机之间的耦合度，在有效扩展了处理板的内存的同时，6地址和访问类型生成并输出目标内存访问请求；所述当前访问请求包括所述扩展访问请议栈，用于基于所述远程访问请求的访问地址和访问类型生成并输出第三内存访问请求；7[0021]其中，所述缓存控制器还用于响应于所述访问信息中的[0023]其中，所述内存访问控制器还用于将所述响应数据返回扩展板上的控制组件响应所述扩展访问请求对所述存8处理板访问扩展内存时和服务器主机之间的耦合度，在有效扩展了处理板的内存的同时，1的地址空间与存储组件21之间的第一映射关系，并转发符合第一映射关系的内部访问请控制组件22用于响应扩展访问请求对存储组件[0040]本实施例中，考虑到单个GPU芯片能够访问的内存有限，为了解决内存不足的问Memory，持久性内存）颗粒等技术，制作成PCIe（PeripheralComponentInterconnect[0041]该数据处理系统包括至少一个处理板1和至少一个内存扩展板2，一个处理板1可9RC桥驱动的功能由CPU卸载到处理板1的处理核心11上实现，以实现处理板1的扩展内存功间和存储组件21之间建立第一映射关系，第一映射关系定义了处理板1上的逻辑地址如何所请求访问的目标地址是否与第一映射关系中某一内存扩展板2上的存储组件21地址匹[0044]内存扩展板2上的控制组件22通过第二连接器23接收到扩展访问请求后，基于扩一个线程实现了桥接驱动功能，对与自身连接的内存扩展板2上的处理组件进行识别和地收和发送处理板1与服务器主机的CPU之间的数据，以实现服务器主机访问处理板1的扩展理核心11可以确保高性能计算任务得到足够的内存带宽和低延迟访问，从而提升计算性包括服务器主机发送的第二主机访问请求，目标内存访问请求还包括第二内存访问请求；务器主机可以直接对内存扩展板2上的存储组件21进行访问，无需通过其他中间设备或复接收内存扩展板2卡上的网络光模块26传输的远程访问请求。网络协议栈224具体为能够实现远程访问存储组件21的协议栈，可以为基于以太网的RDMA（RemoteDirectMemory数据包的封包和解包操作，包括但不限于解析远程访问请求的访问地址和访问类型，基于远程访问请求的访问地址和访问类型生成并输出第三内存访问请求。使用基于以太网的器上可不运行相关驱动，可以通过网络在远程主机上配置管理初始化FPGA（Field_问仲裁模块225，用于对接收到的第一内存访问请求和/或第二内存访问请求和/或第三内[0072]具体的，访问仲裁模块225按照预设的规则和策略对接收到的第一内存访问请求[0075]在一示例性实施例中，存储组件21包括非易失性存储设备211；内存控制模块包问地址和访问类型对非易失性存储设备211执行施例中共享内存控制器227具体可以为基于CXL.mem共享内存控制内存访问控制器228解析目标内存访问请求中的访问类型和访问地址，按访问地址对非易失性存储设备211执行与访问类型对应的访问操作。内存访问控制器228具体可以为DMA控[0078]其中，非易失性存储设备211可以为NVMeSSD（Non_VolatileMemoryExpress失性存储设备211造成磨损，通过DDR缓存可以减少对非易失性存储设备211的直接访问次内存控制器227将响应数据返回至目标内存访问请求的发送方；发送方为服务器主机或处[0084]在一示例性实施例中，缓存控制器229还用于响应于访问信息中的访问类型为写待缓存数据中的响应数据返回至内存访问控制器读取地址范围内时，可以直接从缓存中获取数据，而不需要再次访问非易失性存储设备FPGA板卡直接插在标准服务器PCIe插槽内，两卡间通过MCIO高速差分线缆直连,有利于系传统方案经过PCIeSwitch再连接过系统总线15和RC控制器访问内存扩展板2卡上DDR4扩展内存，内存控制器根据缓存算法从NVMe固态存储加载数据至DDR4，之后随着访问地址的变化不断更新DDR4中的缓存数据，个实施例所描述的数据处理系统，数据处理系统包括处理板和设有存储组件的内存扩展[0096]对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发