CN119051801B 数据传输的方法、装置、设备、系统及可读存储介质 （华为技术有限公司）

202111022657.42021.09.01本申请实施例公开了数据传输的方法、装用第一FEC码型编码且经过第一处理的数据，第一处理包括交织处理；第一模块按照第二FEC码交织处理得到的数据，能够将第二FEC码纠后的2第一模块获取第二模块发送的第一数据，所述第一数据为采用第一前向纠错FEC码型4.根据权利要求1所述的方法，其特征在于，所述内码编码处理由多个内码编码器实所述第一模块接收所述第二模块发送的多个第一子数据，所述第一所述第一模块接收所述第二模块通过所述AUI的多个通道发送所述多个第一将所述第一数据按照p比特为一个数据块单元进行轮询分发到多个具有不同长度延时315.一种数据传输的系统，其特征在于，所述数据传输的系统包括第一模块和第二模4输过程中，发送端通过特定的FEC码型将原始数据进行编码，将编码后的数据发送至接收一数据为采用第一前向纠错码FEC码型编码且经过第一处理的数据，第一处理包括交织处第二模块发送的多个第一子数据，所述多个第一子数据为采用第一FEC码型编码且经过物个第一码字进行交织处理，能够消除后续采用第二FEC码型编码后的码字内错误比特的相5第二模块发送的多个第一子数据，所述多个第一子数据为采用第一FEC码型编码且经过交织处理及物理介质接入子层PMA分发的数据；所述第一模块对所述多个第一子数据进行对第二模块发送的多个第一子数据，所述多个第一子数据为采用第一FEC码型编码且经过交织处理及物理介质接入子层PMA分发的数据；所述第一模块对所述多个第一子数据进行对齐，得到所述第一数据。由于多个第一子数据为经过第一FEC码型编码且经过交织处理及过一个附件单元接口AUI的多个通道发送的多个码且经过交织处理及物理介质接入子层PMA分发的数据；所述第一模块对所述多个第一子[0015]在一种可能的实施方式中，所述多个第一子数据为采用第一FEC码型编码且经过交织处理及物理介质接入子层PMA分发的数据，所述第一模块对所述多个第一子数据进行经过交织处理及物理介质接入子层PMA分发的数据；所述第一模块对所述多个第一子数据6符号或者至少一个比特对交织结果进行分组，将分组后的数据分发到对应的数据通道中；对每个数据通道中的数据插入相干链路所需要的训练序列与导频符号，得到处理后的数[0023]在一种可能的实施方式中，所述第一模块按照第二FEC码型对所述第一数据进行述第一模块按照所述第二FEC码型分别对所述多个第二子数据进行编码，得到多个第二码[0024]在一种可能的实施方式中，所述第一模块分发所述第一数据得到多个第二子数据，包括：所述第一模块通过物理编码子层PCS通道分发所述第一数据得到多个第二子数据；或者，所述第一模块通过物理介质接入子层PMA分发所述第一数据得到多个第二子数二数据为采用第二前向纠错码FEC码型对第一数据进行编码及进行第二处理得到的数据，7数据，所述多个第一子数据为采用第一FEC码型编码且经过交织处理及物理介质接入子层数据，所述多个第一子数据为采用第一FEC码型编码且经过交织处理及物理介质接入子层所述第二模块通过一个附件单元接口AUI的一个通道发送的多个第一子数据，所述第二模块位于第二芯片，所述多个第一子数据为采用第一FEC码型编码且经过物理介质接入子层[0041]在一种可能的实施方式中，所述多个第一子数据为采用第一FEC码型编码且经过所述第二模块通过一个附件单元接口AUI的一个通道发送的多个第一子数据，所述第二模块位于第二芯片，所述多个第一子数据为采用第一FEC码型编码且经过交织处理及物理介8一数据进行编码及进行第二处理得到的数据，所述第一数据为采用第一FEC码型编码且经9在不同的芯片上，本申请实施例对存储器的类型以及存储器与处理器的设置方式不做限网(trillion_byteethernet，TE)的以太接口，或者200G四阶脉冲幅度调制(4_level[0095]本申请实施例的方法可适用于当前的以太接口或者其他需要传输数据的场景例如，相干光(coherentoptics)往往具有较长的突发误码以及较高的误码率(biterror，于通过交织处理能够消除后续采用第二FEC码型编码后的码字内错误比特的相关性，从而本申请实施例不对第一FEC码型进行限定，示例性地，第一F为采用第一FEC码型编码且经过物理介质接入子层(physicalmediumattachment[0105]在本申请实施例中，将第一模块对多个第一码字进行的码字D这4个码字为例，对这4个码字进行直接交织得到的交织码字个数为参与交织的码字码字D以1个码块延迟按照交织粒度依次进行错位交织后，按照图7中的箭头所示方向发送指将输入比特流也即参与交织的多个第一码字按照p比特为一个数据块单元进行轮询分发送的多个第一子数据，多个第一子数据为采用第一FEC码型编码且经过交织处理及物理介[0119]由于多个第一子数据为经过第一FEC码型编码且经过交织处理及PMA分发的数[0120]关于对多个第一子数据进行对齐的方式，也仍然包括但不限于AM锁定和去偏送的多个第一子数据，多个第一子数据为采用第一FEC码型编码且经过交织处理及物理介[0126]由于多个第一子数据为经过第一FEC码型编码且经过交织处可以接收第二模块通过AUI的一个通道发送的多个第一子数据，详见如下获取第一数据的第一模块接收第二模块通过一个AUI的一个通道发送的多个第一子数据，第二模块位于第[0131]在获取第一数据的方式四中，由于多个第一子数据是由一个AUI的一个通道发送[0136]在一种可能的实现方式中，多个第一子数据为采用第一FEC码型编码且经过交织编码子层(physicalcodingsublayer，PCS)通道分发第一数据得到多个第二子数据；或[0148]该内码交织方式一中，多个第二码字中来自同一个编码器的第二码字的数量为如果P＝72，则最终速率为456.25Gb/s。在DP_QAM16调制下，该码率对应波特率为[0168]本申请实施例不对第一模块对第二数据进行分发得到的第三子数据的数量进行[0169]本申请实施例提供的方法，基于传输数据的第一模块将获取的采用第一FEC码型交织处理得到的数据，能够将第二FEC码纠后的码字内错误比特相关性消除，提高纠错性[0172]该场景一即为图2所示实施例中获取第一数据的方式一与获取第二数据的方式一[0174]进一步地，第一芯片按照第二FEC码型对第一数据进行编码，得到多个第二码字景二也可以为图2所示实施例中获取第一数据的方式一与获取第二数据的方式一的组合，[0178]进一步地，第一芯片按照第二FEC码型对第一数据进行编码，得到多个第二码字[0184]进一步地，第一芯片按照第二FEC码型对第一数据进行编码，得到多个第二码字[0188]该场景四可以为图2所示实施例中获取第一数据的方式二与获取第二数据的方式将多个第一子数据发送到第一芯片，该多个第一子数据为采用第一FEC码型编码且经过交[0190]进一步地，第一芯片按照第二FEC码型对第一数据进行编码，得到多个第二码字[0194]该场景五可以为图2所示实施例中获取第一数据的方式二与获取第二数据的方式将多个第一子数据发送到第一芯片，该多个第一子数据为采用第一FEC码型编码且经过交[0196]进一步地，第一芯片按照第二FEC码型对第一数据进行编码，得到多个第二码字[0200]该场景六可以为图2所示实施例中获取第一数据的方式二与获取第二数据的方式将多个第一子数据发送到第一芯片，该多个第一子数据为采用第一FEC码型编码且经过交[0202]进一步地，第一芯片按照第二FEC码型对第一数据进行编码，得到多个第二码字[0206]该场景七可以为图2所示实施例中获取第一数据的方式三与获取第二数据的方式将多个第一子数据发送到第一芯片，该多个第一子数据为采用第一FEC码型编码且经过交[0208]进一步地，第一芯片按照第二FEC码型对第一数据进行编码，得到多个第二码字数据，多个第一子数据为采用第一FEC码型编码且经过物理介质接入子层PMA分发的数据；单元2101，用于接收第二模块通过一个附件单元接口AUI的多个通道发送的多个第一子数模块通过一个附件单元接口AUI的一个通道发送的多个第一子数据，第二模块位于第二芯[0233]在一种可能的实施方式中，多个第一子数据为采用第一FEC码型编码且经过交织模块通过一个附件单元接口AUI的一个通道发送的多个第一子数据，第二模块位于第二芯如下多个单元，该图22所示的数据传输的装置能够执行第三模块所执行的全部或部分操一数据进行编码及进行第二处理得到的数据，第一数据为采用第一FEC码型编码且经过第用于执行上述图2所示的数据传输的方法所涉及的操作。该数据传输的设备1100例如是交中的第三模块，数据传输的设备1100中的处理器1102读取存储器1103中的指令或程序代数字信号处理器(digitalsignalprocessor，DSP)、网络处理器(networkprocesser，NP)、图形处理器(graphicsprocessingunit，GPU)、神经网络处理器(neural_network(application_specificintegratedcircuit，ASIC)，可编程逻辑器件(programmableinterconnect，简称PCI)总线或扩展工业标准结构(extendedindustrystandard[0254]存储器1103例如是只读存储器(read_onlymemory，ROM)或可存储静态信息和指可存储信息和指令的其它类型的动态存储设备，又如是电可擦可编程只读存储器或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其它介质，信网络可以为以太网、无线接入网(RAN)或无线局域网(wirelessl口1101可以为以太(ethernet)接口、快速以太(fastethernet，FE)接口、千兆以太器中的每一个可以是一个单核(single_CPU)处理器，也可以是一个多核(multi_CPU)处理处理器中的每一个可以是一个单核处理器(single_CPU)，也可以是一个多核处理器可以执行存储器1103中存储的程序代码。也即是，数据传输的设备1100可以通过处理器括的功能单元为数据传输的设备1100的处理器1102读取存储器1103中存储的程序代码后[0263]其中，图2所示的数据传输的方法的各步骤通过数据传输的设备1100的处理器中可以直接体现为硬件处理器执行完成，或者用处理器中的硬件及软件模块组合执行完成。[0265]该系统的第一数据传输的设备和第二数据传输的设备各自的功能可参考上述图2路(applicationspecificintegratedcircuit，ASIC)、现场可编程门阵列(field_存取存储器(dynamicrandomaccessmemory，DRAM)、同步动态随机存取存储器(synchronous