VerilogHDL负责数字电路设计（AI助学版）课件_第1页
VerilogHDL负责数字电路设计（AI助学版）课件_第2页
VerilogHDL负责数字电路设计（AI助学版）课件_第3页
VerilogHDL负责数字电路设计（AI助学版）课件_第4页
VerilogHDL负责数字电路设计（AI助学版）课件_第5页
已阅读5页，还剩1页未读， 继续免费阅读

付费下载

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

9.1数字波形信号数字波形信号可以是一位标量信号，也可以是多位矢量信号，数字波形信号是数字电路的工作信号数字电路就是对数字波形信号进行变换处理；数字电路按照自己的逻辑功能，把输入的数字波形转换为输出波形如图所示的数字波形，这个波形有高电平和低电平，高低电平的宽度不相同。那么，如何理解其所代表的数字序列呢？这个波形可能是序列“11001010”，还是二进制序列“1111000011001100”，哪一个正确呢？问题是“谁看”时钟！！！不一样的时钟，看出不同的结果！还有一个让不让看的问题！总线是运算部件之间数据流通的公共通道。各运算部件和数据寄存器组可以通过多路选择器与总线连接。通过地址译码控制确定在某一时间片段内，总线归哪个部件使用。同样，总线与时钟和使能信号相关联的一组信号，总线信号随时钟的沿同时变化，因此在物理路径上要求相同，保证延时一致。总线传输数据时，电路工作时需要大电流输入或输出。9.2时钟信号时钟信号一般是由晶体振荡器产生的信号，这种信号是有规律的方波。在仿真激励程序编写时，可以将时钟信号设计为一个电路模块，该模块称为时钟产生模块`timescale1ns/1nsmoduleclk1;regclock;parameterClockPeriods=20;initialclock=0;always#(ClockPeriods

/2)clock=~clock;endmodule`timescale1ns/1nsmoduleclk2;regclock;parameterClockPeriods=20;initialbeginclock=0;forever#(ClockPeriods/2)clock=~clock;endendmodule9.3复位信号电路加电时，RST端产生一个电压变化的信号。开始时，给电容充电，可理解为电容是短路，由于RST通过10k欧姆电阻接地，RST为高电平。一段时间后，电容充电饱和，电容是断路，电容的容抗远大于10kΩ，则RST的电平会逐渐的变为低电平。这样，在RST端产生了一个从1到0的电压变化信号。这个信号使芯片内部电路复位。复位键按下后，电容放电，同时使RST为高电平。按键放开后，实现了和电路加电时一样的工作过程`timescale1ns/1nsmoduletest;parameterClockPeriods=20;regRST,clock;initialclock=0;always#(ClockPeriods/2)clock=~clock;initialbeginRST

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论