CN119403221A 一种阵列基板、显示装置以及制作方法 （合肥京东方显示技术有限公司）

同一栅线位于不同像素区内的栅线部在阵列基示区边缘区域的栅线部的第一栅线宽度小于位2位于显示区的沿第一方向顺序排布的多个数据线，位于显示区的沿所述第二方向顺序排布的多个栅线，每一栅线沿所述第一方向延伸，在不同像素区的栅线部与对应的同侧的数据边缘区域的栅线部的第一栅线宽度小于位于显示区中心区域的栅线部的在所述第一方向上相邻的两个像素组共用同一数据线在所述第二方向上相邻的两个像素组之间设置有两在所述第一方向上相邻的两个像素组中，一个像素及沿第一方向顺序排布的多个接地线，每一接地线位于同5.根据权利要求4所述的阵列基板，其特征在于，所述栅线部在所述衬底的正投影包与所述第一驱动电极或所述第二驱动电极在位于所述第一重叠投影和第二重叠投影之间的与所述像素电极在所述衬底的正投影位于所述第二重叠投影和所述第三重叠投影之间的与所述像素电极在所述衬底的正所述第一栅线宽度和所述第二栅线宽度的宽度差值设置在36.根据权利要求1～5中任一项所述的阵列基板，其所述像素电极在衬底的正投影的平行于第二方向的边界和所述接地线在衬底的正投所述像素电极在衬底的正投影的平行于第二方向的边界和所述数据线在衬底的正投位于扇出区的多个在第一方向上顺序排布的绑定部，所述绑定部包括多条金属连接与位于显示区边缘区域的数据线连接的金属连接线的第一连接线宽度大于与位于显边缘区域的数据线连接的金属连接线的数量为位于最边部的绑定部的金属连接线的总数在衬底上对应于显示区的位置形成沿第一方向阵在衬底上对应于显示区的位置形成与所述数据线绝缘设置的沿所述第二方向排布的在位于相邻的两条数据线和相邻的两条栅线相4为图1的像素排列示意图对应的COF(ChipOnFilm，覆晶薄膜)绑定结构示意图，如图2所[0004]然而，DualGate产品的制程工艺中，阵列基板的驱动线路会出现电容延迟(RC[0009]位于显示区的沿所述第二方向排布的多个栅线，每一栅线沿所[0012]同一栅线位于不同像素区内的栅线部在阵列基板的衬底的正投影的图案形状相线部的第一栅线宽度小于位于显示区中心区域5[0022]与所述第一驱动电极对应的第二驱动电极，所述第二驱动电极连接至所述数据[0027]与所述第一驱动电极或所述第二驱动电极在所述衬底的正投影重叠的第三重叠[0028]位于所述第一重叠投影和第二重叠投影之间的与所述像素电极在所述衬底的正[0029]位于所述第二重叠投影和所述第三重叠投影之间的与所述像素电极在所述衬底缘区域到所述显示区中心区域的方向上，同一栅线的多个栅线部的第一栅线宽度逐渐增[0036]所述像素电极在衬底的正投影的平行于第二方向的边界和所述数据线在衬底的6[0041]与显示区边缘区域的数据线对应的金属连接线的第一连接线宽度大于与显示区[0046]在衬底上对应于显示区的位置形成与所述数据线绝缘设置的沿所述第二方向排栅线宽度小于位于显示区中心区域的栅线部7图5所示，在第二方向上相邻的两个像素区30(位于上方的未完全示出的像素区30a和与像线20a和第二行栅线20b在对应于像素区30a或像素区30b的位置分解为第一行的栅线部21a8即第一行的栅线部21a和第二行的栅线部21b的正投影以图5所示的对称点X为中心对称设线部21a和第三行的栅线部21c以像素区30b平行于第一方向的轴线为对称轴，第一行的栅距离L相同的位置处，位于显示区边缘区域的栅线部21的第一栅线宽度d1小于位于显示区[0080]如图6所示，本发明实施例的位于显示区边缘区域的栅线部21的在第二方向上的[0081]本发明实施例对在不同像素区的栅线部21距数据线10的边界距离L相同的位置处[0082]图12中211对应的位置处和图13中211对应的位置处与数据线10的图12中212对应的位置处和图13中212对应的位置处与数据线10的垂直距离为L2，图12中213对应的位置处和图13中213对应的位置处与数据线10的垂直距离为L3，图12中214对应和图13中215对应的位置处与数据线10的垂直距离为L5，在上述不同的栅线部21与同一侧的不同像素区的栅线部21具有多个，但是其与同一侧的数据线10的边界距离L相同的位置[0085]在所述第一方向上相邻的两个像素组30共用同一数据线10作为像素区的界定边910驱动可以是如图7所示的不同像素组30的第一像素31和第二像素32的两个像素电极33由同一条数据线10驱动还可以是同一个像素组30内的第一像素31和第二像素32由同一条数现多个栅线部在同一位置处第一栅线宽度d1的逐渐增加设计，以提高从显示区边缘区域AA01到显示区中心区域AA02的方向上的充电的第一栅线宽度d1的最大值仍小于位于显示区中心区域的AA02的栅线部21的第二栅线宽线部21的第一栅线宽度的最大值为9.2微米，小于图13所示的位于显示区中心缘区域AA01的所述栅线部21的数量为位于最边部的绑定部50的金属连接线60所连接的数括多条金属连接线60，每一所述金属连接线60的一端连接所述数据驱动模块50的输出端，接线60对应的数据线同样为960条，此结构下，栅线部20进行宽度设计的数量为240～480~8.5微米。极34和第二驱动电极35将数据信号传输至像素电极33从而实现第一像素31和第二像素32图5的栅线20和图10的各个走线形成的正投影重叠[0115]与所述第一驱动电极34或所述第二驱动电极35在所述衬底的正投影重叠的第三[0116]位于所述第一重叠投影211和第二重叠投影212之间的与所述像素电极33在所述[0117]位于所述第二重叠投影212和所述第三重叠投影213之间的与所述像素电极33在[0118]所述第一栅线宽度d1和所述第二栅线宽度d2的宽度差值设置在所述第一重叠投栅线部21的宽度设置为7.2微米，在图13所示的位于显示区中心区域AA0AA01的栅线部21的宽度设置为7.2微米，在图13所示的位于显示区中心区域AA02的栅线部[0124]在位于所述第一重叠投影211和第二重叠投影212之间的与所述像素电极33在所述衬底的正投影不重叠的第一间隙投影214位置处，可将该位置处的栅线部21的宽度进行[0125]在位于所述第二重叠投影212和所述第三重叠投影213之间的与所述像素电极33在所述衬底的正投影不重叠的第二间隙投影215位置处，可将该位置处的栅线部21的宽度明实施例的栅线宽度并不设置在第三重叠投影213位置处，以保护该位置处的栅线部21和[0127]本发明上述实施例的设计，能够有效改善阵列基板的像素充电影的平行于第二方向的边界和所述接地线40在衬底的正投影的平行于第二方向的边界之[0130]本发明实施例将像素电极33和接地线40之间的第一距离d3以及将像素电极33和[0135]与显示区边缘区域AA01的数据线10对应的金属连接线60的第一连接线宽度大于与显示区中心区域AA02的数据线10对应的对应的金属连接线60的数量为位于最边部的绑定部51的金属连接线60的总数量的1/4～1/[0141]在衬底上对应于显示区AA的位置形成与所述数据线10绝缘设置的沿所述第二方域AA01的栅线部21的第一栅线宽度d1小于位于显示区中心区域AA02的栅线部21的第二栅[0142]在位于相邻的两条数据线10和相邻的两条栅线20相交界定的像素区内形成像素的技术方案所引伸出的显而易见的变化或变动仍处于本发