CN119415155A Risc-v指令加速方法、系统、设备及存储介质 （山东浪潮科学研究院有限公司）

质指定加速专用寄存器和配置并行架构，提升了2确认目标指令的源寄存器包括所述加速专用寄存器，利用所将通用寄存器x0到x31中的x31设置为加将加速专用寄存器以外的通用寄存器划分为第一通用寄存器将第一解码单元、第一逻辑运算单元记为第一指令执行路在状态控制寄存器中设置寻址参数，所述寻址参数包括寻址根据所述寻址参数计算出执行所述目标指令所需的数据的地址，以基于预先设置的寄存器使用规则，为并行处理指令的第一逻辑从内存获取所述指令所需的数据并将获取的数据存储至指令的并行执行所述指令时使用第二通用寄存器组中的寄存器作若连续两条指令的源寄存器相同，则将所述源寄存器设置为共3并行配置模块，用于配置并行处理架构，所述并行处理架构包执行控制模块，用于确认目标指令的源寄存器包括所述加速专用处理器，用于执行所述RISC_V指令加速程序时实现如权利要求1_7任一项所述RISC_V4将通用寄存器x0到x31中的x31设置为加将加速专用寄存器以外的通用寄存器划分为第一通用寄存器组和第二通用寄存5[0009]在一个可选的实施方式中，确认目标指令的源寄存器包从内存获取所述指令所需的数据并将获取的数据存储至指令的单元并行执行所述指令时使用第二通用寄存器组中的寄执行需要访问内存的指令，并从第一通用寄存器组选取所述指令的源寄存器和目标寄存6[0027]S2.配置并行处理架构，所述并行[0028]S3.确认目标指令的源寄存器包括所述加[0035]确认目标指令为需要加速的指令，即目标指令的源寄存7从内存获取所述指令所需的数据并将获取的数据存储至指令的单元并行执行所述指令时使用第二通用寄存器组中的寄执行需要访问内存的指令，并从第一通用寄存器组选取所述指令的源寄存器和目标寄存中源寄存器1和目标寄存器2属于第一通用寄存器组RF1，源寄存器3和目标寄存器4属于第89内存地址等并标记该指令为已完成。ADR寄存器中的数据所在的地址。这使得处理器能够高效地处理需要连续访问内存地址的从内存获取所述指令所需的数据并将获取的数据存储至指令的单元并行执行所述指令时使用第二通用寄存器组中的寄执行需要访问内存的指令，并从第一通用寄存器组选取所述指令的源寄存器和目标寄存[0094]图4为本申请实施例提供的RISC_V指令加速方法可以应用于设备。本领域技术人型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器（SRAM电[0097]处理器410为存储设备的控制中心，利用各种接口和线路连接整个电子设备的各器内的数据，以执行电子设备的各种功能和/或处理数据。所述处理器可以由集成电路颗相同功能或不同功能的封装IC而组成。举例来说，处理器410可以仅包括中央处理器[0098]通信单元430，用于建立通信信道，从而使所述存储设备可以与其它设备进行通序执行时可包括本发明提供的各实施例中的部分或全部步骤。所述的存储介质可为磁碟、[0100]本领域的技术人员可以清楚地了解到本发明实施例中的技术可借助软件加必需的通用硬件平台的方式来实现。基于这样的理解，本发明实施例中的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在行本发明各个实施例所述方法的全部或部分步骤。的实施例进行各种等效的修改或替换，而这些修改或替换都应在本发明