CN119415165A 多模SoC主控芯片的深度睡眠唤醒控制方法及系统 （东莞市天翼通讯电子有限公司）

多模SoC主控芯片的深度睡眠唤醒控制方法本发明涉及SoC主控芯片技术领域，公开了一种多模SoC主控芯片的深度睡眠唤醒控制方法各功能模块在不同环境和运行条件EOC下电压电模型，对各功能模块的状态转移概率和EOC影响2采集多模SoC主控芯片的各功能模块在不同环境和运行条件EOC下电压电流数据和温将所述芯片监测数据集输入动态图神经网络，构建动态邻接矩阵，通过所述动态图神经网络中的编码器将所述功能模块拓扑图映射为根据所述深度睡眠状态判据建立分层贝叶斯模型，对各功能模块的状态转移概率和基于所述深度睡眠功能模块的组合方案确定协同睡眠控制序将所述协同睡眠控制序列输入所述分层贝叶斯模型，生成唤醒电2.根据权利要求1所述的多模SoC主控芯片的深述采集多模SoC主控芯片的各功能模块在不同环境和运行条件EOC下电压电流数据和温度在所述多模SoC主控芯片中部署深度睡眠监控DSM系统，对各对所述原始功耗数据和所述原始温度数据进行数字滤波处理，得到滤波后的监测数对所述分类数据集进行数据预处理，得到预处理数据集，并对所述3.根据权利要求2所述的多模SoC主控芯片将所述芯片监测数据集按照功能模块的物理位置关系构建初始节点对所述功能模块标识矩阵中相邻功能模块之间的数据传输量进行将所述带权重的连接矩阵输入动态图神经网络，通过正交分解POD处理器对所述带权根据所述动态邻接矩阵计算各功能模块的时序关联度，并将时序关基于所述时序特征矩阵，对各功能模块的功耗数据和温度数据进3对所述动态特征矩阵和所述空间相关性矩阵进行特征融合，得到融合4.根据权利要求3所述的多模SoC主控芯片的深度睡眠唤醒将所述功能模块拓扑图输入动态图神经网络的编码器中，对所述功将所述潜在特征向量输入第一解码器，通过所述第一解码器中的反卷将所述潜在特征向量输入第二解码器，通过所述第二解码器中的反卷对所述功耗时序重建结果与原始功耗数据进行误差将所述功耗重建误差矩阵和所述空间重建误差矩阵进行加权融合，得到综合误差指5.根据权利要求4所述的多模SoC主控芯片的述根据所述深度睡眠状态判据建立分层贝叶斯模型，对各功能模块的状态转移概率和EOC将所述深度睡眠状态判据作为输入，并基于各功能模块的功耗特征和根据所述深度睡眠状态判据中的功耗重建误差矩阵和空间重建误差矩阵计算状态转根据所述第一层贝叶斯参数对各功能模块在不同EOC下的状态序列进行分析，建立状将所述第一层贝叶斯参数和所述第二层贝叶斯参数输入分层贝叶斯模型中的分层贝基于所述状态转移矩阵计算各功能模块在不同状态下的稳态概率分布对所述状态转移边界进行阈值分割，将状态空间划分为活跃区域和睡眠根据所述睡眠条件集合对各功能模块进行分组，并基于功能模块之选择评分最高的组合作为深度睡眠功能模块的组合方案。6.根据权利要求5所述的多模SoC主控芯基于所述深度睡眠功能模块的组合方案分析各功能模块在长时间尺度下的状态稳定4根据所述状态统计矩阵对功能模块进行状态相关性分析，并按照功能对所述模块依赖矩阵进行拓扑排序，得到长时间尺度的睡眠次序，序列；基于所述电压调节序列构建功能模块的时钟门控策略，通过对时对所述初始控制序列进行时序完整性验证，得到校准控制序列，并根据序列和各功能模块的物理连接关系进行控制信号的传输路径分析，得到协同睡眠控制序7.根据权利要求6所述的多模SoC主控芯片将所述协同睡眠控制序列输入所述分层贝叶斯模型，基于所述第根据所述唤醒状态概率分布对功能模块进行优先级排序，并基接关系和数据传输依赖性生成功能模块唤醒序对所述功能模块唤醒序列中的每个功能模块按照唤醒时序设计电压将所述电压唤醒序列和所述时钟唤醒序列按照功能模块的空间分将所述功耗重建误差与预设保护阈值进行比较，当重建误差超过采集模块，用于采集多模SoC主控芯片的各功能模块在不同环境和运行条映射模块，用于通过所述动态图神经网络中的编码器将所述功识别模块，用于根据所述深度睡眠状态判据建立分层贝叶斯5输出模块，用于将所述协同睡眠控制序列输入所述分层贝叶斯模型，9.一种多模SoC主控芯片的深度睡眠唤醒控制设备，其特所述至少一个处理器调用所述存储器中的所述指令，以使得所述多模SoC主控芯片的深度睡眠唤醒控制设备执行如权利要求1_7中任一项所述的多模SoC主控芯片的深度睡眠所述指令被处理器执行时实现如权利要求1_7中任一项所述的多模SoC主控芯片的深度睡6[0002]随着集成电路技术的发展，多模SoC主控芯片集成度不断提高，功能模块日益复[0004]本发明提供了一种多模SoC主控芯片的深度睡眠唤醒控制方法及系统，本发明降采集多模SoC主控芯片的各功能模块在不同环境和运行条件EOC下电压电流数据进行功耗时序特征和空间分布特征重建和误差计算，得到各功能模块的深度睡眠状态判基于所述深度睡眠功能模块的组合方案确定协同睡眠控制序将所述协同睡眠控制序列输入所述分层贝叶斯模型，生成唤醒电压和时钟序列，7在唤醒过程中的安全性和可靠性。引入分层贝叶斯模型对环境和运行条件的影响进行建[0011]图1为本申请实施例提供的多模SoC主控芯片的深度睡眠唤醒控制方法的流程示图2为本申请实施例提供的多模SoC主控芯片的深度睡眠唤醒控制系统的结构示8图3为本申请实施例提供的多模SoC主控芯片的深度睡眠唤醒控制设备的结构示[0017]请参阅图1，图1为本申请实施例提供的多模SoC主控芯片的深度睡眠唤醒控制方可以理解的是，本发明的执行主体可以为多模SoC主控芯片的深度睡眠唤醒控制传感器阵列采集的温度分布数据输入SCADA监控系统，形成与功耗数据相对应的原始温度9映多模SoC主控芯片在不同环境与运行条[0021]步骤S300、通过动态图神经网络中的编码器将功能模块功能模块的物理连接关系进行控制信号的传输路径分析，优化信号传输的效率和稳定性，监控功耗变化和状态稳定性，对唤醒控制网络中的每个功能模块的功耗数据进行实时采时采样，得到原始功耗数据，并将温度传感器阵列采集的温度分布数据输入SCADA监控系[0028]具体的，通过在各功能模块的供电通路设置功耗监测器建立起对核心物理参数的感知能力。功耗监测器阵列用于捕捉功能模块的电压和电流信;;;;将带权重的连接矩阵输入动态图神经网络，通过正交分解POD处理器对带权重的;;在功能模块标识矩阵的基础上，通过统计分析相邻功能模块之间的数据传输量，;其中，是从模块i到模块j的数据传输总量，At是采样;;;i和j的时序关联度用其时间序列数据的互相关函数表示：;;其中，为材料热传导率。通过将动态特征矩阵Fuynanic和空间相关性矩阵;,输;;;;;;综合误差指标设置深度睡眠判定阈值。当Biora<6时，模根据深度睡眠状态判据中的功耗重建误差矩阵和空间重建误差矩阵计算状态转根据第一层贝叶斯参数对各功能模块在不同EOC下的状态序列进行分析，建立状将第一层贝叶斯参数和第二层贝叶斯参数输入分层贝叶斯模型中的分层贝叶斯评分最高的组合作为深度睡眠功能模块的组合方案。功能模块在不同运行条件下(EOC，EnvironmentandOperatingConditions)的状态变化和空间重建误差矩阵B1，计算功能模块的状态转移概率。假设功能模块i的状态是活跃;其中，count(s1-s)表示模块从状态si转移到状态的次数，Count(s,)表示等情形，每种情形对状态转移概率的影响不同。通过分析功能模块在不同EOC下的状态序;如何影响状态转移。将第一层贝叶斯参数o,和第二层贝叶斯参数输入分层贝叶斯推素pi表示模块从状态si转移到状态的联合概;;境参数的范围，例如c,een=(pi<0.5W,Ti<5o'c)。根据;基于深度睡眠功能模块的组合方案分析各功能模块在长时间尺度下的状态稳定(Active，记为si)和睡眠状态(Sleep，记为ss)。假设在时间T内，模块i的状态序列为(S,())，其稳定性Ti通过活跃和睡眠时间的比例计算得到：;i和j的状态变化具有显著的同步特性(如在同一时间段共同;其中，P(S,S,)是模块i和j同时处于状态si和的联合概率；P(S1)和P(S,)分赖模块的逻辑。假设拓扑排序结果为M,,M2,…,MY)，其中是第i个模块。根据睡眠次;;块j的时钟和电压在模块i切换到睡眠前仍保持稳定。通过验证修正不一致的时序，生成校化信号分配，得到最终的协同睡眠控制序列。例如，在一个芯片实例中，假设三个模块接关系和数据传输依赖性生成功能模块唤醒序二层贝叶斯参数则用于建模环境与运行条件(EOC，EnvironmentandOperatingConditions)对唤醒过程的影响。结合两者，通过分层贝叶斯模型计算唤醒状态概率分布;;i的唤醒状态概率，w(i)是依赖模块i的模块集合，wij是模块i和j间的依赖权重，a和β是权重因子，用于调整这两种因素的相对重要性。基于排;;的电压唤醒序列和时钟唤醒序列(c;(t))按照功能模块的空间分布进行布线规;;yi[0039]请参阅图2，图2为本申请实施例提供的多模SoC主控芯片的深度睡眠唤醒控制系采集模块210，用于采集多模SoC主控芯片的各功能模块在不同环境和运行条件映射模块230，用于通过动态图神经网络中的编码器将功能模块拓扑图映射为潜[0041]请参阅图3，图3为本申请实施例提供的多模SoC主控芯片的深度睡眠唤醒控制设被处理器301执行时，可使得处理器301执行上述任一种多模SoC主控芯片的深度睡眠唤醒处理器301执行时，可使得处理器301执行上述任一种多模SoC主控芯片的深度睡眠唤醒控[0046]应当理解的是，处理器301可以是中央处理单元(CentralProcessingUnit，CPU)，该处理器301还可以是其他通用处理器、数字信号处理器(DigitalSignal本申请实施例提供的多模SoC主控芯片的深度睡眠唤[0049]其中，所述计算机可读存储介质可以是前述实施例多模SoC主控芯片的深度睡眠唤醒控制设备300的内部存储单元，例如多模SoC主控芯片的深度睡眠唤醒控制设备300的硬盘