CN119415343A 硬件设计的功能验证方法、装置、设备、介质和产品 （比科奇微电子(杭州)有限公司）

境中的智能体基于仿真器反馈的覆盖率数据进2的激励数据包是通过RL环境中的智能体基于仿真器反馈的覆盖率数据进行行为选择而生采用所述仿真器接连地收集所述待验硬件设计驱动后的覆盖率数据在所述当前的覆盖率数据满足验证目标条件时，停止驱动所通过所述RL环境读取所述仿真器反馈的覆基于学习反馈策略和反馈更新策略，通过所述智能体选择的下一新若所述反馈的覆盖率数据不大于所述RL环境中上一覆盖率数4.根据权利要求2所述的方法，其特征在于，所述学习反馈策略包括：Q_learning、及通过所述客户端套接字，所述RL环境接连地接收所述当前的激励请求基于所述标准规格的参数接口信息和预定义模板，利用所述元模型，3反馈模块，用于采用所述仿真器接连地收集所述待验硬件设计驱动后的覆盖率数据，其特征在于，所述一个或多个处理器执行所述一个或多个计算机程机程序或指令被处理器执行时实现根据权利要求1~10中任一项所述方法令被处理器执行时实现根据权利要求1~10中任一项所4[0004]为解决现有技术中硬件设计的功能验证周期长所产生的5用所述仿真器接连地收集所述待验硬件设计驱动后的覆盖率数据，得到当前的覆盖率数67序列。[0034]图1示意性示出了根据本公开实施例的硬件设计的功能验证方法、装置、电子设[0035]图2示意性示出了根据本公开实施例的硬件设计的功能验证方法的强化学习算法[0037]图4示意性示出了根据本公开实施例的硬件设计的功能验证方法的元模型执行流[0039]图6示意性示出了根据本公开实施例的硬件设计的功能验证方法的创建测试平台[0041]图8示意性示出了根据本公开实施例的硬件设计的功能验证方法的生成激励流程[0043]图10示意性示出了根据本公开实施例的硬件设计的功能验证方法的发送激励流[0044]图11示意性示出了根据本公开实施例的硬件设计的功能验证方法的初始激励流及[0046]图13示意性示出了根据本公开实施例的适于实现硬件设计的功能验证方法的电8[0053]CDV方法的核心目标是通过跟踪覆盖率指标，帮助验证团队识别未充分测试的功9[0056]由于本公开的实施例提供的硬件设计的功能验证方法，为了提高功能验证的效[0059]图1示意性示出了根据本公开实施例的硬件设计的功能验证方法、装置、电子设开实施例所提供的硬件设计的功能验证装置也可以设置于不同于服务器105且能够与终端[0066]以下将基于图1描述的场景，通过图2~图11对公开实施例的硬件设计的功能验证[0067]本公开的硬件设计的功能验证方法是基于强化学习算法而实现，图2示意性示出法（MachineLearning,ML如图2所示，在强化学习过程中，智能体(Agent)跟环境[0084]处理器IP是具有独立功能的电路模块的设计，可以应用[0088]图4示意性示出了根据本公开实施例的硬件设计的功能验证方法的元模型执行流socket提供的接口与不同主机间的进程互联通信，一个套接字就是网络上进程通信的一不同的时钟频率和复位条件进行测试，可以确保在多种时序条件下验证硬件设计IP的功仿真器收集待验硬件设计驱动后的覆盖率数据，并将当前的覆盖率数据反馈至RL环境中，表示测试平台（SystemVerilog是硬件描述和验证语言（HDVL、Client表示客户端、元模型使用这些数据信息生成SystemVerilog测试平台，该测试平台与用Python实现的RL的激励值对待验硬件设计进行仿真，使用仿真器收集当前这个时间步timestep的覆盖率，[0112]图6示意性示出了根据本公开实施例的硬件设计的功能验证方法的创建测试平台Verilog或SystemVerilog语[0128]语法分析法(SyntaxAnalysis)：使用上下文无关语法规则（Context_Free[0134]对于提取到待验硬件设计的端口参数信息，创建可扩展标记语言(ExtensibleMarkupLanguage,XML)格式的标准化规范，即可获得待验硬件设计对应的标准规格的参[0135]图8示意性示出了根据本公开实施例的硬件设计的功能验证方法的生成激励流程[0140]智能体选择的行为作为驱动待验硬件设计的新激励，行为空间由指定的端口定采取哪种动作的规则。[0149]采用了强化学习算法来生成验证激励，这是本公开的验传统的验证方法依赖于约束随机验证，需要工程师不断手动调整约束条件以优化激励生序列。方案确定反馈值。成的激励序列。这意味着智能体能够有针对性地选择那些能够更快达到覆盖率目标的激[0161]图10示意性示出了根据本公开实施例的硬件设计的功能验证方法的发送激励流[0163]在操作S1010，通过客户端套接字，测试平台接连地向RL环境发送当前的激励请SystemVerilog测试平台中调用用C语言编写的函数。因此，负责创建客户端套接字[0169]图11示意性示出了根据本公开实施例的硬件设计的功能验证方法的初始激励流设计，完成功能验证目标。在一实施例中，目标模块1250可以用于执行前文描述的操作可以通过对电路进行集成或封装的任何其他的合理方式等硬件或固件来实现，或以软件、[0193]图13示意性示出了根据本公开实施例的适于实现硬件设计的功能验证方法的电储在只读存储器（ROM）1302中的程序或者从存储部分1308加载到随机访问存储器（根据本公开实施例的方法流程的不同动作的单一处理单元或者是ROM1302以及RAM1303通过总线1304彼此相连。处理器1301通过执行ROM1302和/或RAM在一个或多个存储器中的程序来执行根据本公开实施例的方以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。例如，根据本公开的实施例，计算机可读存储介质可以包括上文描述的ROM1302和/或RAM1303和/或ROM1302和RAM1303以外的一个或多个存储器。包含用于执行流程图所示的方法的程序代码。当计算机程序产品在计算机系统中运行时，该程序代码用于使计算机系统实现本公开实施例所提供的硬[0200]在该计算机程序被处理器1301执行时执行本公开实施例的系统/装置中限定的上[0202]在这样的实施例中，该计算机程序可以通过通信部分1309从网络上被下载和安的编程语言、和/或汇编/机器语言来实施这些计算程序。程序设计语言包括但不限于诸如[0205]本领域技术人员可以理解，本公开的各个实施例和/或权利要求中记载的特征可不脱离本公开精神和教导的情况下，本