组合逻辑电路课件

组合逻辑电路

1逻辑功能的特点：任意时刻的输出仅仅取决于该时刻的输入，与电路的以前状态无关。5.1组合逻辑电路的特点电路结构的特点：电路中不包含记忆单元；电路中不存在输出到输入的反馈连接。X1X2XnY1Y2Ym组合逻辑电路2逻辑电路图逻辑表达式真值表电路的逻辑功能5.2组合逻辑电路的分析分析组合逻辑电路是为了确定已知电路的逻辑功能3⑴在逻辑电路图中每个门的输出标以不同的符号⑵逐个写出每个门输出的逻辑函数表达式。⑶进行化简。在需要时，用公式法或图形法将函数式化简成最简形式。⑷列真值表。在需要时，将所有可能的输入变量取值组合代入化简后的表达式中计算，填入真值表。⑸根据真值表或逻辑函数式确定电路的逻辑功能。分析组合逻辑电路可按以下步骤进行：4ABFD0000011010101101

可以对两个一位二进制数进行加法运算56==ABC7ABC0000000101010110111010011101101100011101

分析真值表可知，当A、B、C三个输入变量中有奇数个为1时，F为1，否则F为0。8逻辑电路图逻辑表达式真值表电路的逻辑功能化简5.2组合逻辑电路的设计卡诺图9组合逻辑电路设计的一般步骤：⒈分析设计要求，列出逻辑函数的真值表。（把一个逻辑问题表达成一个逻辑函数）①确定输入、输出变量；②定义逻辑状态（0、1的具体含义）；③列出逻辑函数的真值表。⒉由真值表写出输出函数表达式或画出卡诺图.⒊进行化简或变换。①用小规模集成门电路实现时，应化为最简形式；②用中规模集成组合电路实现时，应变换为与集成器件输出函数对应的形式。⒋根据化简或变换后的函数式画出逻辑电路图.10例：三人（多数）表决电路ABCF00000010010001111000101111011111分析设计要求:F=f(A,B,C)当输入A、B、C之中有两个或三个为1时，输出F为1，否则F为0。11000111100

1

1

111ABC12组合逻辑电路中的竞争和险象一个门的两个或两个以上的输入发生改变时，各输入信号状态改变的时刻有先有后，这种现象称为竞争。若竞争导致险象发生，并造成错误的结果，则这种竞争称为“临界竞争”，否则为“非临界竞争”。由于所有的逻辑门都存在传输延时，传输到同一个门输入端的各个输入信号经过不同的路径，它们各自到达的时间会有先有后。如果某个逻辑门的输入有竞争，而导致在门的输出产生了干扰脉冲（毛刺），叫做组合逻辑电路中的险象。135.5常见的组合逻辑电路5.5.1编码器和优先编码器将输入的每一个高、低电位信号编成一个对应的输出代码，称为编码。实现编码功能的电路称为编码器。I0I1InY0Y1Ym编码器1.互斥输入的编码器设用高电位作输入信号，在任一时刻只能有一个输入端的电位为有效电位（高电位）。14要分别表示4个输入信号，需要2位二进制编码输出为二进制代码要分别表示8个输入信号要分别表示16个输入信号1516000111100001φ0011φφφ11φφφφ100φφφI0I1I2I317OEX

标志位编码群输出无输入信号I0～I3都不是有效电位有输入信号I0是有效电位18000111100001φ1011φφφ11φφφφ101φφφI0I1I2I319202122235.5常见的组合逻辑电路5.5.2译码器将每个输入代码译成对应一根输出线上的高、低电位信号，称为译码。实现译码功能的电路称为译码器。A0A1AnY0Y1Ym译码器1.二进制译码器

设用高电位作输出信号，对应每个输入代码有一个输出端的电位为有效电位（高电位）。242位二进制代码可以译出4个不同的输出信号3位二进制代码可以译出个不同的输出信号4位二进制代码可以译出个不同的输出信号2526

使用译码器可以产生任意一个逻辑函数。27半导体数码管由七个段状PN结封装而成。即发光二极管（LED）组成的数码显示器件。有a、b、c、d、e、f、g七个字段。28“共阴”LED29A1A2A3A4abcdefg00001111110000101100000010110110100111111001

·

·

·

·

·

·100111110112.数字显示译码器（代码转换器）将一种代码转换成另一种代码，输入是8421BCD码，输出是七段显示码。功能表仅适用于“共阴”LED30

组合逻辑电路（中规模集成电路）P14174139(2-4线）74154(4-16线）译码器31

用低电位作输出信号，对应每个输入代码有一个输出端的电位为有效电位（低电位）。输入输出SA1A0Y0Y1Y2Y31φφ11110000111011011101101111110

增加了允许端S，S=0时，允许译码器工作；S=1时，译码器不能工作，输出端的电位均为无效电位（高电位）。74139(2-4线）功能表32输入输出SA1A0Y0Y1Y2Y31φφ11110000111011011101101111110输入输出A1A0Y0Y1Y2Y30010000101001000101100013300343536P14537在地址码的控制下，从多个输入数据中选择一个送至输出端。作用相当于一个多掷开关。p134多路选择器Multiplexer,MUX（数据选择器）384选1需要2位地址码8选1需要几位地址码16选1需要几位地址码3940

组合逻辑电路（中规模集成电路）74153(双4选1）多路选择器

增加了允许端S，S=0时，允许多路选择器工作；S=1时，多路选择器不能工作，输出端的电位恒为低电位，输入数据无法送到输出端。41允许地址码输出1SA1A01Y1φφ00001D0011D1101D2111D3允许地址码输出2SA1A02Y1φφ00002D0012D1102D2112D342A3A2=00A3A2A1A0=0000

A3A2=01A3A2A1A0=0100

A3A2=10A3A2A1A0=1000

A3A2=11A3A2A1A0=1100

串联使用43

用多路选择器实现逻辑函数随着MSI的迅速发展和应用，设计中使用MSI产品现组合逻辑函数越来越普遍。4选1多路选择器和8选1多路选择器输出的表达式分别为：44将数据选择器的地址码A2、A1、A0作为函数的输入变量，适当选择D0～D7的值（0或1），则Y可以组成任意三变量的组合逻辑函数。式中，mi是由地址码A2、A1、A0组成的最小项，可以看出当Di=1时，对应的最小项在与或表达式中出现，当Di=0时，对应的最小项就不出现。45ABCF00000010010101111000101111011110使用8选1多路选择器实现该逻辑函数。46使用4选1多路选择器实现该逻辑函数。取函数的输入变量A、B作为数据选择器的地址码输入A1、A0

，多余输入变量C要反映到数据输入D0～D3

，即数据输入D0～D3

应是多余输入变量C的函数。ABCF0000001001010111100010111101111047取485.5.4数值比较器1.一位二进制数的比较49设计多个输出函数的组合逻辑电路，应考虑同一个逻辑门尽可能为多个输出函数所共用，这样做的结果，各个输出函数并非最简，但整体上可以减少逻辑门的总数目。505.5.4数值比较器2.两位二进制数的比较比较两个多位数大小，应先从高位比较起，如果高位已经比较出大小，便可得出结论，就不用比较低位了；只有在高位相等时，才有必要去比较低位。两位二进制数A=A1A0，B=B1B0。